Содержание к диссертации
Введение
Глава 1. Анализ характеристик современных устройств ФАПЧ, методов и средств их проектирования 16
1.1 Области применения СЧ на основе ФАПЧ 16
1.2. Анализ характеристик 18
1.2.1. Характеристики быстродействия 18
1.2.2. Характеристики качества синтезируемого сигнала 19
1.3. Классификация устройств ФАПЧ-СЧ 21
1.3.1. Целочисленные синтезаторы частот 22
1.3.2. Дробные синтезаторы частот 24
1.4. Современный уровень разработок устройств ФАПЧ 25
1.5. Методы и средства проектирования 34
1.5.1. Методы моделирования ФАПЧ 35
1.5.3. Расчет шумов ФАПЧ в САПР 36
Выводы 38
Глава 2. Анализ способов улучшения основных характеристик блоков в составе аналоговой части СЧ 40
2.1. Составляющие погрешностей и способы их уменьшения 40
2.2. Технические усовершенствования ФАПЧ-СЧ 42
2.2.1. Анализ патентов в области разработок блоков ФАПЧ-СЧ ..47
2.3. Импульсный частотно-фазовый детектор с регулируемым токовым выходом 49
2.3.1. Определение граничной рабочей частоты ЧФД 50
2.3.2. Анализ структур зарядно-разрядного блока и улучшение его характеристик в составе ФАПЧ 53
2.3.3. Компромиссы и способы их достижения при проектировании ЧФД 56
2.4. Предварительный делитель частоты. Анализ способов реализации 65
2.4.1. Анализ способов построения ПДЧ на структурном уровне 67
2.4.2. Проектирование ПДЧ на схемотехническом уровне 72
2.4.3. Метод оптимизации дифференциальных каскадов. Методика проектирования широкополосного ПДЧ 81
Выводы 91
Глава 3. Высокоуровневые модели СЧ. Методика проектирования СБИС ФАПЧ 92
3.1. Обобщенные модели ФАПЧ-СЧ 92
3.1.1. Модель СЧ в частотной области 93
3.1.2. Поведенческая модель СЧ во временной области 98
3.1.3. Моделирование синтезаторов частот с использованием табличной макромодели частотно-фазового детектора 104
3.2. Методика проектирования СБИС ФАПЧ 113
3.2.2. Учет влияния паразитных параметров кристалла и корпуса на характеристики СЧ 117
Выводы 120
Глава 4. Разработанные устройства СЧ и результаты их экспериментальных испытаний 122
4.1. Требования к ФАПЧ. Структурная схема СЧ 122
4.2. Частотно-фазовый детектор, зарядно-разрядный блок. Источник опорного тока 126
4.3. Реализация встроенных средств для тестирования ФАПЧ. Индикатор фазового рассогласования 133
4.4. Топологическая реализация. Конструктивные особенности 136
4.5. Результаты испытаний изготовленных образцов СЧ 138
Выводы 144
Заключение 145
Список литературы 149
Приложение 161
- Современный уровень разработок устройств ФАПЧ
- Анализ структур зарядно-разрядного блока и улучшение его характеристик в составе ФАПЧ
- Моделирование синтезаторов частот с использованием табличной макромодели частотно-фазового детектора
- Реализация встроенных средств для тестирования ФАПЧ. Индикатор фазового рассогласования
Введение к работе
Диссертация посвящена решению важной научно-технической задачи разработки отечественных высокочастотных широкополосных сложно-функциональных (ЄФ) блоков синтезаторов частот (СЧ), изготавливаемых по объемной КМОП технологии и предназначенных для построения СБИС типа, «система на кристалле» (СнК).
В настоящее время остро стоит задача создания принципиально новой отечественной электронной компонентной базы (ЭКБ), включая создание микросхем и СФ-блоков синтезаторов частот для СБИС СнК с диапазоном рабочих частот от десятков МГц до нескольких ГГц. Данные микросхемы и СФ-блоки, работающие в указанном широком диапазоне частот, применяются в разнообразных устройствах вычислительной техники и автоматизированных системах управления (АСУ), в том числе в беспроводных системах управления транспортом (наземным и воздушным), АСУ на основе технологии радиочастотной идентификации, а также в подсистемах синхронизации устройств вычислительной техники гражданского и специального назначения. В частности, СЧ востребованы в качестве генераторов тактовых сигналов для высокоскоростных АЦП и ЦАП, запоминающих устройств, процессоров, приемопередатчиков и т.д., в которых требуется стабильная опорная частота с возможностью ее изменения. В этих случаях широко применяются СЧ на основе системы фазовой автоподстройки частоты (ФАПЧ или phase locked loop). СЧ на основе ФАПЧ (ФАПЧ-СЧ) имеют существенное преимущество в части достижения наивысших рабочих частот перед такими типами СЧ как цифровой вычислительный синтезатор (direct digital synthesizer) и СЧ на основе системы фазовой автоподстройки задержки (delay locked loop). Дополнительным преимуществом ФАПЧ-СЧ является возможность синтеза произвольного набора высоких частот при использовании недорогого источника эталонной частоты (кварцевого резонатора).
Частотный синтез является объектом современных научных исследований. Решение задачи разработки СБИС СЧ соответствует интересам развития отечественной электроники. В настоящее время существует множество публикаций по СЧ, основанным на принципе фазовой автоподстройки частоты и предназначенных для уже существующих современных и наиболее перспективных развивающихся систем связи, а также систем синхронизации данных. Наиболее известными специалистами в данной области являются Разави Б. (Razavi В.), Бест Р.Е. (Best. R.E.), Гарднер Ф.М. (Gardner F.M.), Ваучер С.С. (Vaucher C.S.), Банержи Д. (Banerjee D.), Ревун А.Д., Жаров А.Н., Шапиро Д.Н., Байков В.Д., Рогаткин Ю.Б.
Одним из основных направлений решения задачи синтеза частот является повышение быстродействия систем ФАПЧ, расширение диапазона генерируемых частот в область СВЧ при сохранении высокого качества синтезируемых сигналов. Кроме задачи схемотехнического проектирования подобных систем, важной является задача моделирования и создания алгоритмов управления синтезаторами частот, которые из аналоговых устройств превратились в сложные цифроаналоговые системы с развитым интерфейсом.
С появлением возможности производства СБИС на отечественных и зарубежных фабриках-изготовителях ИС по субмикронным объемным КМОП технологиям уровня 0,25...0,18 мкм возникает задача создания СБИС СнК, в состав которых входят ФАПЧ-СЧ. Многие из устройств ФАПЧ-СЧ, разработанных в нашей стране, морально устарели. На сегодняшний день образцы отечественных СФ-блоков и микросхем ФАПЧ-СЧ, предназначенных для работы в диапазоне частот 0,1...5,0 ГГц, а также методики их проектирования отсутствуют. При этом была невозможной реализация, например, таких популярных стандартов, как DECT, DCS, GSM
[1]. Отсутствие отечественных СБИС СЧ с рабочими частотами до 5 ГГц ограничивает возможности специализированных систем, используемых в процессорной технике, радиолокации, авиации и в космической отрасли.
Необходимость решения научно-технической задачи создания СБИС СЧ обусловлена отсутствием информации по ряду вопросов проектирования ИС. Методики проектирования и конкретные структурные, схемотехнические и топологические решения отдельных блоков ФАПЧ-СЧ зачастую являются конфиденциальной информацией разработчиков. Необходимость обусловливается также тем, что аналогичные устройства (см. Гл. 1), предназначенные для массового применения, ранее не изготавливались по стандартной (объемной) КМОП технологии. Большинство изделий ФАПЧ-СЧ используют преимущества, биполярных и полевых транзисторов в смешанных технологиях (БиКМОП) изготовления СБИС. К существенным преимуществам использования биполярных транзисторов относят более предпочтительные характеристики быстродействия и уровня, низкочастотных фликкер-шумов: Однако использование таких специальных видов технологий как БиКМОП ограничивает возможность реализации СБИС СнК и увеличивает общую стоимость проекта. Следовательно; создание собственной методики проектирования высокочастотных широкополосных СЧ на основе ФАПЧ, сложно-функциональных блоков и СБИС СнК на их основе, изготавливаемых по КМОП технологии, является актуальной задачей.
Объектом исследования являются блоки целочисленных и дробных СЧ на основе ФАПЧ, предназначенные для формирования частотных сеток в диапазоне от сотен МГц до нескольких ГГц. Предметом исследования диссертации являются методики проектирования СФ-блоков ФАПЧ-СЧ с целью улучшения их основных технических характеристик.
В предшествующих работах на тему ФАПЧ-СЧ не установлена количественная связь между различными характеристиками СБИС ФАПЧ
различных классов, исследуемых в данной работе. Также существуют противоречивые рекомендации по выбору схем блоков СБИС на структурном уровне [2,3]. Стандартные параметры, характеризующие ЧФД (частотно-фазового детектора), не в полной мере характеризуют блок и их недостаточно для решения задач проектирования СБИС с использованием существующих программных инструментов [4]. Кроме того, существуют различия в трактовке технических параметров ФАПЧ. Задача установления влияния параметров блока ЧФД на характеристики СЧ разных типов ( целочисленных и дробных ) остается нерешенной и требует дальнейшего исследования.
В диссертации наибольшее внимание уделено анализу и улучшению основных характеристик наиболее критичных блоков в составе ФАПЧ, к которым относятся предварительный делитель частоты (ПДЧ), частотно-фазовый детектор с токовым выходом. ПДЧ5 - узкое место проекта с точки зрения полосы рабочих частот, а ЧФД — с точки зрения быстродействия, линейности передаточной характеристики, диапазона выходных рабочих напряжений зарядно-разрядного блока (ЗРБ) и других параметров ФАПЧ-СЧ. В настоящее время источники информации насыщены большим количеством схемотехнических [5] решений блоков, входящих в состав ФАПЧ-СЧ. Однако методика выбора конкретных схем для целочисленных и дробных СЧ отсутствует. Следует отметить, что обычно на практике решается задача, не связанная с проектированием комбинированных ФАПЧ-СЧ (т.е. дробных синтезаторов с возможностью работы в целочисленном режиме), что ограничивает функциональные характеристики проектируемого устройства. В качестве технологии изготовления ФАПЧ была выбрана объемная КМОП технология уровня 0,18 мкм. Технология привлекательна с экономической точки зрения и позволяет реализовывать схемы с высокой степенью интеграции.
Цель диссертации - развитие теории и методик проектирования высокочастотных широкополосных КМОП сложно-функциональных блоков синтезаторов частот, а также разработка на основе этих методик конкурентноспособных СБИС синтезаторов частот с полосой рабочих частот до 5 ГГц.
Для достижения данной цели необходимо решение следующих задач:
Анализ технического уровня выпускаемых КМОП СФ-блоков синтезаторов частот, а также используемых в них схемотехнических и структурных решений, направленных на улучшение основных технических характеристик с учетом требований, предъявляемых к широкополосным КМОП СФ-блокам синтезаторов частот.
Разработка методик улучшения технических характеристик, включая
дополнительное увеличение полосы рабочих частот синтезаторов в
сравнении с известными подходами, с учетом возможностей и
t ограничений доступной объемной субмикронной КМОП технологии.
ь 3. Построение высокоуровневых моделей синтезаторов частот во временной
и частотной областях, предназначенных для расчетов основных
характеристик синтезаторов и позволяющих существенно снизить
трудоемкость этих расчетов.
Разработка методик, позволяющих на начальных этапах проектирования обоснованно выбирать схемотехнические решения блоков, входящих в состав как целочисленных, так и дробных синтезаторов частот.
Применение и проверка разработанных методик и моделей в ходе проектирования высокочастотных широкополосных КМОП СФ-блоков синтезаторов частот, а также испытание изготовленных СФ-блоков с целью подтверждения требуемых характеристик.
На защиту выносятся следующие положения
1. Методика моделирования синтезаторов частот на основе поведенческой
макромодели с использованием параметра обобщенной дифференциальной
нелинейности блока частотно-фазового детектора с токовым выходом, а также его табличной макромодели.
Метод оптимизации дифференциальных каскадов по критерию достижения наибольшего усиления на заданных частотах и разработанная на его основе методика проектирования широкополосного делителя частоты с использованием схем с переключением токов.
Результаты практического применения разработанных методик проектирования, эффективность которых подтверждена при создании высокочастотных широкополосных КМОП СФ-блоков целочисленных и дробных синтезаторов частот на основе ФАПЧ с требуемыми количественными и качественными характеристиками.
Научная новизна диссертации
Предложено и обосновано введение параметра обобщенной^ дифференциальной нелинейности, характеризующего качество преобразования входных сигналов частотно-фазового детектора в выходной ток и пригодного для построения поведенческой модели этого детектора. Использование поведенческой модели частотно-фазового детектора вместо транзисторной позволило снизить время расчетов переходных процессов целочисленных и дробных синтезаторов частот на порядок.
Разработана общая методика расчета количественной меры (джиггера) отклонения периода синтезируемого сигнала с выхода генератора, управляемого напряжением, от требуемой частоты. Методика предусматривает использование поведенческой модели блока частотно-фазового детектора (см. п.1), а также табличной модели этого блока, которая отличается от известных моделей возможностью задания точек данных переходных характеристик частотно-фазового детектора. Методика позволяет на начальных этапах проектирования обоснованно выбирать, схемотехнические решения частотно-фазового детектора с токовым выходом
в составе синтезатора частот, что способствует улучшению технических
характеристик разрабатываемого синтезатора частот.
3. Разработан метод оптимизации дифференциальных каскадов по критерию
достижения наибольшего усиления на заданных частотах при ограничении
тока потребления и занимаемой площади на кристалле. На основе данного
метода разработана методика проектирования широкополосного делителя
частоты для дифференциальных схем с переключением токов. Применение
данной методики позволило обеспечить широкую полосу рабочих частот (до
5 ГГц) при допустимом повышении потребляемой мощности синтезаторов
частот.
Практическая значимость
На основе предложенных методик и моделей разработаны высокочастотные широкополосные СФ-блоки целочисленных и дробных синтезаторов частот с диапазоном рабочих частот до 5 ГГц (при чувствительности до 0 дБм), которые не имеют КМОП аналогов среди зарубежных микросхем и СФ-блоков, изготовленных по субмикронным технологиям с проектными нормами 0,18 мкм и более.
Предложено уточнение определения граничной рабочей частоты частотно-фазового детектора с токовым выходом, позволяющее более корректно проводить расчет основных характеристик СЧ.
В базе данных САПР Cadence создан набор библиотечных элементов, предназначенный для использования в целочисленных и дробных СЧ.
Разработаны модели и методики расчета технических характеристик ФАПЧ, которые могут быть использованы для повторного проектирования синтезаторов частот в рамках других проектно-технологических норм.
Результаты диссертации внедрены в ГУП НПЦ «ЭЛВИС» при разработке СБИС ФАПЧ для синтезаторов частот, что подтверждается соответствующим актом о внедрении.
Работа состоит из введения, четырех глав, заключения и приложений.
В первой главе произведена классификация устройства ФАПЧ по различным признакам. Проведен анализ характеристик выпускаемых микросхем ФАПЧ, а также, отдельно, микросхем, изготовленных по объемным КМОП технологиям. Рассмотрены методы и средства проектирования ФАПЧ-СЧ. На основе анализа полученной информации уточнены и конкретизированы задачи, которые требуют дальнейшего исследования и решения.
Во второй главе представлен анализ способов улучшения основных технических характеристик аналоговых блоков в составе СЧ на основе научных публикаций по теме ФАПЧ-СЧ, а также доступной информации из патентной базы. Проведен анализ составляющих погрешностей ФАПЧ-СЧ. Установлена количественная связь между параметрами технологии изготовления СБИС и основными параметрами разрабатываемого ФАПЧ. Предложено уточненное определение граничной рабочей частоты блока ЧФД с учетом инерционности ЗРБ. Проведен анализ вариантов реализации на схемотехническом и структурном уровне ПДЧ, пригодных для построения широкополосных ФАПЧ-СЧ. В результате предложена методика проектирования широкополосного делителя частоты.
В третьей главе разработаны обобщенные модели расчета основных технических характеристик ФАПЧ и поведенческого моделирования ФАПЧ во временной области. Для решения задачи анализа влияния переходных процессов ЧФД на джиттер ФАПЧ разработана методика моделирования СЧ на основе поведенческой и табличной макромодели ЧФД с токовым выходом. Даны рекомендации по использованию различных схем ЧФД в СЧ разных классов (целочисленных и дробных). Проведен анализ влияния паразитных параметров кристалла и корпуса на характеристики синтезатора частот, предложена методика проектирования СБИС ФАПЧ.
В четвертой главе приведены схемы основных блоков, входящих в состав СЧ, а также результаты моделирования блоков. Представлены результаты экспериментальных испытаний разработанных устройств ФАПЧ, произведено сравнение по основным характеристикам изготовленных ФАПЧ с ближайшим аналогом. Апробация диссертации
Основные результаты работы были доложены на научно-технических конференциях «Электроника, микро- и наноэлектроника», проходивших в Костроме в 2003 году, в Нижнем Новгороде в 2004 году, в Вологде в 2005 году, в Гатчине в 2006 году, Пушкинских Горах в 2007 году и в Петрозаводске в 2008 году, а также на конференциях «Научная сессия МИФИ», проведенных в 2003-м, 2004-м, 2005-м, 2006-м, 2007-м, 2008-м гг.
Основные результаты диссертации опубликованы в 11-ти работах (три из них с соавторами) в период с 2004 по 2008 гг., в том числе одна статья в издании из перечня ВАК России.
Результаты диссертации нашли отражение в научно-технических отчетах в рамках ОКР по теме «Разработка СБИС типа «система на кристалле» схемы ФАПЧ для синтезаторов частот, используемых в радиолокационных и связных комплексах различного назначения и базирования».
Результаты диссертации могут быть использовании при проектировании СЧ на основе ФАПЧ, предназначенных для автоматизированных систем управления с использованием беспроводной связи, а также систем синхронизации данных в вычислительной технике.
Современный уровень разработок устройств ФАПЧ
Системы ФАПЧ применяются с разными целями в ряде областей науки и техники, в том числе для демодуляции (детектирования) AM- и ЧМ-сигналов, тонального декодирования, определения частоты и начальной фазы принимаемого гармонического сигнала или несущего колебания модулированного радиосигнала. Системы ФАПЧ применяют также для формирования ЛЧМ, НЧМ сигналов со стабильной несущей частотой. При этом система ФАПЧ осуществляет отклонение частоты своего генератора от частоты эталонного генератора, помещенного на ее входе, по закону, задаваемому внешним модулирующим напряжением. Также ФАПЧ используется для фазовой синхронизации сигналов от шумящих источников и восстановления "чистых" сигналов [6].
Системы ФАПЧ входят в состав синтезаторов частоты (СЧ), которые создают множество колебаний разных частот из колебания единого эталонного генератора. С помощью систем ФАПЧ осуществляют операции умножения и деления частоты эталонного генератора.
Синтезаторы синхронизирующих сигналов и генераторы программируемых радио частот - две основные функциональные группы ФАПЧ-СЧ. Радиочастотные приложения ФАПЧ распространяются на такие области, как спутниковая связь [7], навигация, радиолокация, системы сотовой [8] связи (базовые станции беспроводной связи), цифровое радио и телевидение. С применением ФАПЧ реализована спутниковая система глобального позиционирования GPS (Global Positioning System). Примером успешного использования ФАПЧ-СЧ является широкополосная система настройки для полностью интегрированных приемников спутниковой связи. В системе применена архитектура ФАПЧ с двойной петлей (double-loop tuning system), что позволило снизить фазовый шум и уменьшить шаг настройки частоты для селекции каналов.
ФАПЧ-СЧ содержит фазовый детектор (ФД) или частотно-фазовый детектор (ЧФД), делители частоты, а также генератор, управляемый напряжением (ГУН). Исследуемая в работе группа ФАПЧ включает аналоговые и цифровые блоки и относится к классу устройств со смешанной обработкой сигналов. ФАПЧ является нелинейной следящей системой, поскольку отслеживаемые ею параметры — частота и фаза колебания — связаны с входными сигналами нелинейно.
Частотный диапазон зависит от назначения ФАПЧ-СЧ, поэтому представляется во всем многообразии: от десятков (иногда единиц) до сотен МГц и выше - с переходом в ГГц область. Соответственно, эталонная частота может быть представлена диапазоном как в области десятков и сотен кГц, так и в области МГц - до 100МГц (или несколько выше). Высокочастотные ФАПЧ реализуются на базе передовых технологий (КМОП, БиКМОП) с нормами, не хуже 0,5мкм (0,13; 0,18; 0,25 мкм).
Объектом исследования данной работы является группа СБИС ФАПЧ, предназначенная для использования в синтезаторах частот и сигналов приёмопередающих устройств, устройств синхронизации вычислительной техники в диапазоне частот от десятков МГц до 5 ГГц. С помощью подобной СБИС можно реализовывать малошумящие источники тактовых сигналов, гетеродинные источники, а также обеспечивать формирование частот и сигналов с ЛЧМ.
Идеальной формой синтезированного радио сигнала является моно гармонический сигнал. Радиочастотный синтез с использованием ФАПЧ-СЧ связан с решением двух базовых задач: Генерирование отдельных фиксированных частот: несущие радио частоты каналов связи (RF - radio frequency), «гетеродинные» частоты для частотных смесителей, промежуточные частоты нескольких ступеней преобразования частоты (IF - intermediate frequency). Существуют несколько важных параметров сигнала, синтезированного системой ФАПЧ.
Частотный диапазон или полоса настройки — диапазон частот, в котором устройство может синтезировать сигнал. Этот параметр зависит от конкретного приложения (например, стандарта связи, на который рассчитан данный ФАПЧ). Смежный параметр ФАПЧ - отношение "диапазон/частота". Под "частотой" понимается фиксированная частота fu ("несущая" частота), соответствующая среднему значению частоты данного диапазона.
Шаг перестройки частоты или частотное разрешение.1 Характеризует разрешающую способность — минимально возможное приращение частоты устройства и набор синтезируемых частот.
Время переключения на новую частоту (время захвата фазы, время вхождения в режим). Этот параметр обычно зависит от величины шага перестройки частоты. Время переключения измеряется между моментом изменения управляющего кода и моментом времени, когда частота войдет в желаемый диапазон f±Afm где Afn - допустимая абсолютная погрешность частоты, определяемая техническим заданием.
Полоса пропускания ФАПЧ. Так как система ФАПЧ действует как узкополосный следящий фильтр, этот параметр показывает полосу пропускания этого фильтра. Часто под этим параметром понимается частота собственных колебаний fk или частота единичного усиления (fx ) замкнутого контура ФАПЧ. Эталонная частота кварцевого стабилизированного генератора и связанный параметр — частота /1[ФД, на которой сравниваются поделенный эталонный сигнал и сигнал обратной связи.
Анализ структур зарядно-разрядного блока и улучшение его характеристик в составе ФАПЧ
Методы моделирования устройств ФАПЧ, предназначенных для использования в РЧ приложения, а также современные методы моделирования электрических схем в режиме больших сигналов следующие: 1. Анализ переходных процессов. В основе метода - разбиение временного непрерывного отрезка на короткие соседние интервалы и использование полиномов малого порядка для аппроксимации решения на каждый интервал (временной шаг) с требованием сохранения непрерывности решения при переходе от одного временного интервала к другому [25]. 2. Метод гармонического баланса. Составляются и решаются уравнения в частотной области с использованием ряда Фурье. Этот метод счета находит установившееся устойчивое состояние для схемы. После того, как удается найти закон изменения во времени интересующей переменной, проводится расчет нелинейной схемы с помощью разложении периодических функций в ряд Фурье. Семейство методов расчета на основе гармонического баланса называется также методом огибающей [25]. 3 . Метод моделирования систем ФАПЧ в режиме малых сигналов, основанный на анализе передаточной функции ФАПЧ в частотной области. Описанные методы реализованы в современных САПР. Современные средства САПР включают программы расчета (симуляторы) нелинейных схем с периодическим поведением в установившемся состоянии. Например, в симуляторе SpectreRF Envelope (фирма Cadence) используется многостадийный алгоритм интегрирования, который является расширением метода огибающей [26]. Время переключения ФАПЧ на новую частоту и джиттер рассчитываются при помощи моделирования переходных процессов. Для сокращения времени счета используют поведенческие (имитационные) макромодели как всего устройства ФАПЧ, так и отдельных блоков, входящих в его состав: ЧФД, ГУН, ДЧ. Ведущие мировые производители САПР (фирма Cadence, фирма Advanced Design Systems) включают в пакет программ набор1 макромоделей блоков, входящих в состав ФАПЧ-СЧ.
Программный пакет RFDE (Radio- Frequency Design Environment), входящий в состав среды проектирования радиочастотных схем от фирмы ADS, предлагает широкий набор возможностей для моделирования систем ФАПЧ на базе поведенческих макромоделей, встроенных в среду проектирования САПР. Данная САПР включает в себя набор различающихся макромоделей блоков, входящих в ФАПЧ для конструирования,на их основе. и последующего моделирования устройства на системном уровне. Среда разработки включает в, себя» также программный пакет для постобработки данных моделирования. Некоторые САПР (ADS) включают в себя учебные пособия или руководства по- проектированию» систем ФАПЧ: Методологический набор инструментов проектирования радиочастотных схем от фиpмы,Gadence (Cadence RF Design Methodology- Kit) содержит инструменты моделирования" шумов на системном уровне. Набор средств проектирования часто» содержат набор радиочастотных верификаций; и тестовый план.
Широкое распространение получили вспомогательные программы [27]; представляющие собой инструмент для проектирования подобных систем и оценки некоторых параметров синтезаторов частот, основанных на ФАПЧ. Фирмы-производители микросхем ФАПЧ предлагают средства» оценки параметров СЧ (времени переключения на новую частоту, уровня фазовых шумов) и позволяют спроектировать СЧ с требуемыми характеристиками на. основе имеющегося набора микросхем ФАПЧ, ГУН, и др.
В. ходе проектирования ФАПЧ остро стоит задача прогнозирования-конечных шумовых характеристик СЧ. Общепринятая практика расчета фазовых шумов заключается в использовании имитационных макромоделей с. шумовыми параметрами. Шумовые параметры блоков можно получить либо при помощи измерений, либо путем машинного расчета транзисторной модели блока с известными шумовыми характеристиками. Для расчета фазовых шумов целочисленных ФАПЧ-СЧ часто используется метод гармонического баланса. Наибольшие трудности связаны с моделированием фазовых шумов (джиттера) СЧ с дробным коэффициентом умножения опорной частоты (fractional-N PLL). В нормальном рабочем режиме дробный ФАПЧ-СЧ находится в неустойчивом состоянии, так как ДЧ в ОС постоянно переключается между соседними коэффициентами деления частоты. По этой причине использование методов счета, разработанных для установившихся состояний и используемых в таких симуляторах, как SpectreRF, не пригодны для моделирования схем ФАПЧ-СЧ с дробным коэффициентом умножения частоты.
В [27,28,29] предложены методы расчета шумовых характеристик дробных ФАПЧ-СЧ на основе моделирования системы в Z-области. В последнее время предлагаются аналитические методы расчета шумов дробных СЧ [30], в состав которых входят цифровые 5]А-модуляторы. В [31,32] предлагается методика расчета шумовых характеристик дробного ФАПЧ на основе Д-модулятора, учитывающая нелинейность ЧФД-ЗРБ (разбаланс и величину зоны нечувствительности). Ранее исследовался [32] эффект разбаланса токов ЗРБ на шум СЧ внутри полосы пропускания ФАПЧ для разных типов Д-модуляторов. Показано, что устранение эффекта разбаланса токов в плечах ЗРБ — основной путь уменьшения фазовых шумов дробных ФАПЧ с -модулятором.
Моделирование синтезаторов частот с использованием табличной макромодели частотно-фазового детектора
В известных автору литературных источниках отсутствует достаточная информация относительно характеристик СЧ при использовании возможных вариантов построения ПДЧ, что затрудняет сравнение и выбор этих вариантов при проектировании СЧ. В параграфе проводится анализ структур, пригодных для реализации ПДЧ, исходя из требуемого набора коэффициентов умножения частот ФАПЧ СБИС.
На сегодняшний день существуют несколько способов построения ПДЧ на структурном уровне. Первый способ - с использованием синхронного двухмодульного ядра и асинхронной секции, работающей на пониженных частотах [96,97,98], другой - с использованием только асинхронных триггеров и метода фазовых коммутаций [99,100]. Последний способ наиболее пригоден для реализации многомодульных делителей. В табл. 2.4 представлен перечень различных конструкций ПДЧ, встречавшихся ранее в источниках информации, и пригодных для использования в составе ФАПЧ-СЧ. Каждая из конструкций ПДЧ обладает как преимуществами, так и недостатками. Для достижения наибольших граничных частот переключений рекомендуется использовать ПДЧ с фиксированным коэффициентом деления частоты. Простота конструкции таких ПДЧ позволяет добиться наивысших рабочих частот делителя. Серьезный недостаток таких схем — ограниченный набор синтезируемых частот системой ФАПЧ по сравнению с конструкцией на основе двухмодульных и многомодульных ПДЧ. В литературе встречаются ПДЧ, выполненные по КМОП технологии, с быстродействием несколько десятков ГГц и работающие в узкой полосе частот благодаря использованию индуктивных элементов [108]. Для увеличения быстродействия могут быть использованы резонансные схемы ПДЧ (ILFD-injection locked frequency divider). Однако подобные схемы имеют ограниченный диапазон рабочих частот из-за высокой добротности.
В результате изучения структур двухмодульных ПДЧ было установлено, что такие делители частоты, как правило, состоят из синхронного ядра с коэффициентом деления 2/3 или 4/5, и асинхронной секции счетчиков с модулем счета 2N, где N=2,3,4,5... - фактически означающее число триггеров в секции управления ядром делителя. Структуру ПДЧ на основе быстродействующего синхронного ядра и асинхронной секции счетчиков будем называть синхронно-асинхронным ПДЧ (САПДЧ). Другая популярная структура, используемая в СЧ, - это полностью асинхронный ПДЧ на основе схем с коммутацией фаз (АПДЧФК). Схемы САПДЧ и АПДЧФК являются пригодными для построения на их основе широкополосных СЧ. Их преимущества и недостатки представлены в табл. 2.5.
Достоинство АПДЧФК заключаются в потенциально меньшем потреблении мощности [82] по сравнению с САПДЧ, поскольку входные ВЧ каскады синхронного ядра последнего потребляют большую мощность. Входная емкость САПДЧ по сравнению с АПДЧФК больше в 2-3 раза из-за большего количества одновременно тактируемых триггеров. Серьезным недостатком полностью асинхронных схем с фазовой коммутацией является низкая устойчивость к помехам по цепям питания [100], которые приводят к временной рассинхронизации сигналов, а, следовательно, и к неверному функционированию делителя частоты. Импульсные помехи в цепях питания от других СФ-блоков в составе СнК могут достигать величин порядка нескольких сотен милливольт. При интеграции ПДЧ в СБИС СнК необходимо использовать такие схемные и конструктивные решения, которые обладают наибольшей устойчивостью к помехам. Классические схемы САПДЧ обладают большей простотой реализации, а предлагаемые схемы, устраняющие сбои в АПДЧФК, потребляют дополнительную мощность и ограничивают быстродействие схемы. Структура АПДЧФК вносит больший джиттер в выходной сигнал делителя.
Способ построения ПДЧ с использованием метода фазовых коммутаций наиболее пригоден для реализации многомодульных делителей, отличающихся возможностью выбора любого коэффициента деления частоты из интервала Q...R (см. табл. 2.3). В многомодульных ПДЧ, как правило, отношение минимального коэффициента деления частоты к максимальному близко к единице (см. табл. 2.4). Для минимизации чувствительности к помехам в АПДЧФК предпочтение отдается схемам, работающим с полными перепадами напряжения питания Еп. Поэтому использование структуры АПДЧФК предполагает привязку к конкретной схемотехнической реализации ячеек делителя. Последнее обстоятельство ограничивает чувствительность АПДЧФК и такие схемы часто уступают в быстродействии схемам САПДЧ.
С помощью моделирования на ЭВМ было установлено, что в задачах проектирования ПДЧ с предельными частотами переключений выигрыш в экономии мощности схемой АПДЧФК не значителен.
Реализация встроенных средств для тестирования ФАПЧ. Индикатор фазового рассогласования
Для решения задачи учета переходных процессов на шум СЧ автором также рассматривалась возможность задания I3№(t,A p) в аналитическом виде. Для схемы на рис. 2.10 импульс тока I3l,B(t,A(p) возможно описать в соответствии с формулой (2.26). Однако выражения I3PE{t,A(p) для схемы на рис. 2.11 при всех значениях А р в диапазоне АФУ подобрать не удалось ввиду особенности структурной схемы ЧФДТС и наличия интервала совместной активности плеч ЗРБ.
Предложенная методика с использованием макромоделей ЧФД пригодна для расчетов схем не только с установившимся состоянием [125], но и неустойчивых схем ФАПЧ (дробных СЧ). Применение новой макромодели ЧФД позволило сократить время расчета электрической схемы в не менее чем в 10 раз при разработке блока ЧФД для ФАПЧ-СЧ. На основании результатов моделирования было установлено, что электрические схемы ЧФД в наилучшей степени соответствуют только определенному типу ФАПЧ-СЧ. Сформулированы рекомендации по использованию различных схем ЗРБ в составе целочисленных и дробных СЧ:
В целочисленных СЧ с высокими требованиями к фазовым шумам СЧ (я (/)=-210... -219 дБн/Гц) рекомендуется использовать схему ЗРБ, приведенную на рис. 2.10.
В целочисленных СЧ, от которых требуется генерация сигнала в широкой полосе частот, рекомендуется использовать быстродействующую схему ЗРБ (см. рис. 2.11). Данная рекомендация справедлива для СФ-блоков СЧ, для которых не предусмотрена возможность замены ФНЧ и объясняется необходимостью изменения параметра /ЧФД с целью удовлетворения требований неравенства (1.8).
Указанные рекомендации справедливы для СЧ с несимметричным выходом ЗРБ. Такие схемы уступают по быстродействию и шумовым характеристикам дифференциальным схемам ЗРБ, однако как показывает анализ, реже используется на практике из-за увеличения потребляемой мощности и необходимости включения в схему контурного фильтра на ОУ.
Классическая методика проектирования СЧ состоит из нескольких этапов, при прохождении которых возможны возвращения к уже пройденным ранее этапам. В основе предложенной методики проектирования лежат разработанные автором модели, методики проектирования отдельных блоков и предлагаемые расчеты. Полученные автором результаты включены в маршрут проектирования СФ-блока СЧ. Основные пункты (этапы) далее перечислены в порядке их выполнения при разработке СЧ: 1. Расчет параметров ФАПЧ в частотной области с использованием разработанных математических моделей СЧ (см. п. 3.1.1). 2. Расчет переходных характеристик СЧ с использованием поведенческой модели СЧ (см. п. 3.1.2), 3. Установление количественной связи между характеристиками блока ЧФД-ЗРБ и параметрами технологии изготовления СБИС и расчет джиггера СЧ на основе разработанной табличной модели ЧФД. Выбор оптимальной схемы ЧФД (см. п. 2.3.3, п. 3.1.3). 4. Разработка высокочастотного широкополосного ПДЧ. Использование полученных автором результатов (см. п. 1-4), и описанных в Гл. 2 и 3, позволяет существенно сократить время проектирования устройства со смешанной обработкой сигналов (ФАПЧ-СЧ). Результаты работы не затрагивают цифровых блоков СЧ, которые могут проектироваться стандартными методами и средствами. Важным вопросом, которому при проектировании СЧ следует уделить значительное внимание, является разработка набора тестовых воздействий, необходимых для проверки выполнения требований ТЗ для проектируемого устройства. Литературные источники не дают достаточного описания методики построения тестовых наборов на этапе проектирования аналоговых блоков, необходимых для обеспечения требований ТЗ систем ФАПЧ. Для улучшения технических характеристик как отдельных блоков, входящих в состав системы ФАПЧ, так и всего устройства в целом, была решена задача отработки методики программного тестирования блоков ФАПЧ. Для этого были выделены группы тестов, необходимые для выполнения проверок при моделировании схемы. Разработанные тесты различаются по уровню моделирования в зависимости от того, моделируется ли устройство в целом или его отдельные блоки, используется ли расчет на транзисторном уровне или на уровне макромоделей. Тесты также классифицируются в зависимости от их назначения. Например, функциональные тесты служат для проверки правильности соединений цифровых и аналоговых блоков СБИС, а также для моделирования ФАПЧ на системном уровне в рамках заданного сценария частотного синтеза. Параметрические тесты служат для верификации параметров устройства в целом с помощью моделирования на транзисторном уровне, для характеризации отдельных параметров блоков с целью последующего использования в поведенческих Verilog-A/AMS моделях [126], а также в макромоделях программы ADS [4].
Требования ТЗ в совокупности с информацией о характеристиках микросхем ФАПЧ зарубежных производителей позволили сформировать минимальный набор необходимых тестовых проверок для аналоговых блоков, входящих в состав проектируемой СБИС. На основе проведенного анализа составляющих погрешностей характеристик ФАПЧ были выявлены также их наиболее критические параметры и сформирован набор тестовых воздействий, необходимый для характеризации блоков по отдельным параметрам блоков ЧФД-ЗРБ и ПДЧ: статических и динамических (см. Гл.2 и 3).
Среда программной верификации включает средства моделирования на логическом и транзисторном уровне и предполагает использование инструментов постобработки данных теста [116]. Тестовые скрипты (в качестве примера часть из них приведена в приложении) для аналоговых блоков написаны на встроенном в САПР Cadence языке программирования SKILL [127], для всего устройства ФАПЧ-СЧ - на языке Verilog-AMS.
