Содержание к диссертации
Введение
Глава 1. Повышение полноты и производительности тестирования при функциональной верификации СБИС 12
1.1 Система тестирования при функциональной верификации СБИС 13
1.1.1 Набор тестов проверки архитектуры 13
1.1.2 Генераторы направленных тестов 15
1.1.3 Интерпретационная и функциональная модели СБИС ... 16
1.1.4 Способы моделирования функциональной модели 19
1.2 Разработка прототипа на основе ПЛИС 20
1.2.1 Метод предварительного анализа функциональной модели микропроцессора 21
1.2.2 Подходы к решению задачи разбиения и методы минимизации связей 23
1.2.3 Алгоритм раскраски ребер мультиграфа 25
1.2.4 Назначение сигналов выводам ПЛИС и трассировка ПП прототипа 30
1.3 Выводы 33
Глава 2. Оптимизация рассеиваемой мощности СБИС 34
2.1 Определение ограничения на максимальную рассеиваемую мощность СБИС 34
2.1.1 Термические сопротивления 35
2.1.2 Расчет термических сопротивлений 36
2.1.3 Экспериментальное определение термических сопротивлений 39
2.1.4 Расчет максимально допустимой рассеиваемой мощности 40
2.2 Учет динамически рассеиваемой мощности при технологическом покрытии 41
2.2.1 Мощность, рассеиваемая на элементе 42
2.2.2 Мощность, рассеиваемая на линии связи 44
2.2.3 Активности выходов элементов 45
2.2.4 Диагностика для нахождения активностей выходов элементов 46
2.2.5 Метод фиксированного выигрыша 47
2.2.6 Технологическое покрытие 49
2.2.7 Моделирование и результаты 50
2.3 Выводы 51
Глава 3. Повышение показателей надежности 53
3.1 Улучшение показателей надежности 53
3.1.1 Показатели и характеристики надежности 53
3.1.2 Формирование списка ограничений 55
3.2 Планирование контактных выводов кристалла и построение проводного монтажа при корпусировании интегральных схем ...57
3.2.1 Технологический процесс корпусирования 59
3.2.2 Методология корпусирования 59
3.2.3 Диаграмма проводного монтажа 62
3.2.4 Средство разработки и диагностики РСМ 63
3.2.5 Надежность системы в корпусе 65
3.2.6 Проверка правил корпусирования 66
3.2.7 Планирование контактных выводов кристалла 67
3.2.8 Построение проводных соединений 68
3.2.9 Применение 3D моделирования 69
3.3 Диагностика матричного корпуса на основе коммутационной платы 72
3.3.1 Технология монтажа объемными выводами на коммутационную плату 72
3.3.2 Контура между линиями связи входного и выходного тока 73
3.3.3 Электромиграция и термодиффузия 75
3.3.4 Межслойные соединения шин земли-питания 77
3.4 Расчет и диагностика временных диаграмм синхронных цифровых схем 79
3.4.1 Задержки распространения сигналов 79
3.4.2 Блок схема передачи данных 80
3.4.3 Способы передачи данных 81
3.4.4 Представление блок схемы в виде графа 85
3.4.5 Средство проектирования и диагностики TDM (Timing Diagram Manager) 86
3.5 Выводы 88
Заключение 90
Литература
- Интерпретационная и функциональная модели СБИС
- Экспериментальное определение термических сопротивлений
- Планирование контактных выводов кристалла и построение проводного монтажа при корпусировании интегральных схем
- Диагностика матричного корпуса на основе коммутационной платы
Введение к работе
Диссертация посвящена разработке алгоритмов и систем оптимального управления переходными режимами работы индукционных нагревательных установок методического действия.
Актуальность работы. В настоящее время в металлургической и машиностроительной промышленности для нагрева заготовок из черных и цветных металлов перед пластической деформацией широко применяются индукционные нагревательные установки (ИНУ) периодического и непрерывного действия.
В условиях мелкосерийного производства с широкой номенклатурой нагреваемых изделий, получающих все большее распространение на практике и обусловленных переходом в промышленности к гибкому автоматизированному производству, индукционный нагрев способен конкурировать по экономическим показателям с нагревом в газовых печах и электропечах сопротивления лишь при высоком уровне автоматизации нагревателей и оптимизации режимов их работы.
В основополагающих работах А.Г. Бутковского, А.И. Егорова, Ю.В. Егорова, Ж.Л. Лионса, К.А. Лурье, Т.К. Сиразетдинова и др. получены принципиально важные результаты применительно к типичным задачам оптимального управления математическими моделями процессов тепломассопереноса. Проблемам оптимизации режимов работы индукционных нагревателей посвящены работы Рапопорта Э.Я., Данилушкина А.И., Горбаткова С.А., Коломейцевой М.Б., Лившица М.Ю., Зимина Л.С., Носова П.И., Синдякова Л.В., Малешкина Н.И. и др. Задачи оптимизации процессов индукционного нагрева исследовались, главным образом, применительно к установкам периодического и непрерывного действия в установившихся режимах их работы.
Наименее исследованными остаются задачи оптимального управления переходными режимами работы нагревателей методического действия с шаговой выдачей заготовок, которые составляют в реальных условиях работы значительную часть от общего времени работы комплекса “нагрев – обработка давлением”. Такие режимы возникают при первоначальном запуске и остановке ИНУ, при повторном пуске из различных начальных состояний после технологических перерывов, при изменении производительности деформирующего оборудования и при смене по различным характеристикам номенклатуры нагреваемых изделий.
Основной задачей управления таких ИНУ в переходных стадиях является минимизация потерь, возникающих за счет неизбежных отклонений на всем протяжении этих стадий от характеристик оптимальных стационарных режимов. Специфические проблемы здесь возникают, прежде всего, для типовых ИНУ, конструктивное исполнение которых предусматривает реализацию общего управляющего воздействия для нескольких заготовок, одновременно размещаемых в одном индукторе.
В этой связи актуальными задачами являются: теоретическое и экспериментальное исследования алгоритмов оптимального управления переходными режимами работы ИНУ методического действия по различным критериям качества, анализ показателей качества переходных процессов и их сравнительные характеристики, синтез замкнутых систем автоматического управления с обратными связями, реализующих эти алгоритмы.
Цель работы. Целью диссертационной работы является разработка алгоритмов и систем оптимального управления переходными режимами работы ИНУ методического действия по основным технико- экономическим критериям качества.
Для достижения поставленной цели в работе решаются следующие задачи:
-
Исследование процесса нагрева металлических заготовок в ИНУ методического действия как объекта оптимального управления.
-
Математическое моделирование типовых переходных режимов работы ИНУ.
-
Разработка и исследование алгоритмов программного оптимального управления нестационарными режимами работы ИНУ по критериям минимальной потери темпа выдачи заготовок из индуктора, максимальной точности нагрева и по комплексному технико-экономическому критерию эффективности.
-
Синтез замкнутой системы оптимального управления ИНУ в переходных режимах работы.
-
Анализ сходимости переходных температурных режимов к стационарному состоянию в процессе оптимального управления ИНУ.
-
Разработка математического, алгоритмического и программного обеспечения и создание пакетов прикладных программ для автоматизированного расчета алгоритмов оптимального управления типовыми переходными режимами работы ИНУ.
-
Сравнительный анализ и оценка полученных результатов.
Методы исследования. Для решения поставленных задач использовались методы математического анализа, аппарата преобразований Лапласа, теории теплопроводности, теории автоматического управления, теории оптимального управления.
Научная новизна. Диссертационная работа расширяет и углубляет теоретические представления в области оптимального управления процессами индукционного нагрева металла. Полученные в работе результаты позволяют на качественно более высоком уровне решать инженерные задачи синтеза систем автоматического и автоматизированного управления ИНУ методического действия.
В диссертации получены следующие основные научные результаты:
предложена и обоснована в терминах дифференциальных уравнений с разрывными правыми частями математическая модель процесса индукционного нагрева металлических заготовок в переходных стадиях работы ИНУ методического действия как объекта оптимального управления;
предложена формальная постановка задачи оптимизации переходных режимов работы ИНУ по основным технико-экономическим критериям эффективности, отвечающим типовым технологическим требованиям;
установлены качественные и количественные закономерности оптимальных процессов нагрева металлических заготовок перед обработкой давлением в переходных стадиях работы ИНУ методического действия по критериям потери темпа выдачи, точности нагрева и экономической эффективности;
разработаны оптимальные по основным технико-экономическим критериям эффективности алгоритмы программного управления переходными режимами работы ИНУ методического действия типового конструктивного исполнения с управляющими воздействиями по напряжению на индукторе и темпу выдачи заготовок;
обоснована сходимость оптимальных температурных режимов и управляющих воздействий в переходных стадиях работы ИНУ к стационарному состоянию управляемого объекта;
разработаны принципы построения замкнутых систем автоматической оптимизации переходных режимов работы ИНУ.
Практическая полезность работы. Прикладная значимость проведенных исследований определяется следующими результатами:
разработана инженерная методика расчетов алгоритмов оптимального управления переходными режимами работы ИНУ в условиях, соответствующих реальным технологическим требованиям;
разработано специальное математическое, алгоритмическое и программное обеспечение, на безе которого созданы пакеты прикладных программ для автоматизированного расчета оптимальных алгоритмов управления переходными режимами работы ИНУ;
предложены реализуемые структуры замкнутых систем оптимального управления ИНУ методического действия в переходных стадиях их работы;
обоснована целесообразность практического применения полученных в работе алгоритмов оптимального управления.
Реализация результатов работы. Результаты работы использованы в проектных разработках перспективных систем управления ИНУ методического действия на АО «САМЕКО» (г. Самара) и в учебном процессе при подготовке в СамГТУ инженеров по специальности «Управление и информатика в технических системах» и магистров техники и технологии по направлению «Автоматизация и управление».
Апробация работы. Основные положения и результаты работы докладывались и обсуждались на Всероссийской научной конференции молодых ученых «Наука. Технологии. Инновации.» (Новосибирск, 2003), X Международной научно-технической конференции студентов и аспирантов «Радиоэлектроника, электротехника и энергетика» (Москва, 2004), Всероссийской научной конференции молодых ученых «Наука. Технологии. Инновации.» (Новосибирск, 2004), Всероссийской научной конференции «Математическое моделирование и краевые задачи» (Самара 2004), V Международной научной конференции студентов и молодых ученых «Полет» (Киев, 2005), VI Международной научно-технической конференции «Компьютерное моделирование» (Санкт-Петербург, 2005), II Всероссийской научно-технической конференции «Мехатроника, автоматизация, управление» (Уфа, 2005), XII Международной научно-практической конференции студентов, аспирантов и молодых ученых «Современные техника и технологии» (Томск, 2006).
Публикации. По теме диссертации опубликовано 16 печатных работ, в том числе 2 в журналах из перечня, рекомендованного ВАК.
Структура и объем работы. Диссертация состоит из введения, 6 глав и заключения, изложенных на 130 страницах машинописного текста, содержит 53 рисунка, 3 таблицы, список литературы из 81 наименования и 2 приложения.
Интерпретационная и функциональная модели СБИС
Интерпретационная модель СБИС представляет собой предельно простую программную реализацию ее спецификаций. Принцип действия такой модели основан на строго последовательном выполнении команд, то есть, выполнение очередной команды начинается только после того, как полностью завершится выполнение предыдущей команды. Например, алгоритм интерпретационной модели микропроцессора «Elbrus» состоит из следующих основных действий. считывание из памяти команды; декодирование и анализ команд; считывание и проверка операндов для каждой из команд; последовательное выполнение команд; запись результатов в память и регистры; вычисление адреса следующей команды; переход на следующую команду.
При этом нет необходимости в моделировании множества особенностей СБИС, связанных со структурой всех ее конвейеров и системы внутренней синхронизации (untimed modeling). Таким образом, достигаются основные достоинства интерпретационной модели, а именно, ее высокое быстродействие.
Быстродействие интерпретационных моделей позволяет использовать их для верификации спецификаций СБИС на совместимость со стандартным программным обеспечением. Например, быстродействие интерпретационной модели микропроцессора «Elbrus» составляет порядка 1 млн. команд в секунду, чего оказывается достаточно для загрузки ОС (операционной системы) за время порядка 30 минут. Для достижения возможного наибольшего быстродействия, Г интерпретационные модели СБИС разрабатываются с применением универсального языка программирования, в качестве которого обычно используется язык С или C++. Для тестирования интерпретационной модели достаточно использовать базовый набор созданных вручную тестов AVS.
Следует отметить, что для микропроцессора «Elbrus» с помощью интерпретационной модели разрабатывался компилятор и ОС. Вообще говоря, такая модель может использоваться для верификации всего набора системного программного обеспечения без наличия вычислительного комплекса. Очевидным недостатком интерпретационной модели является невозможность ее использования для оценки быстродействия верифицируемой СБИС, а также для автоматизированного синтеза ее электрической схемы.
Функциональная модель СБИС представляет собой точное поведенческое описание всех последовательных элементов СБИС (триггеров, регистров, ячеек встроенной памяти), а также всех комбинационных логических функций, в соответствии с которыми СБИС в каждом такте синхросигнала переходит из текущего состояния в следующее (RTL, registerransfer level model). Такое описание выполняется на специализированном языке описания аппаратуры, в качестве которого обычно используется Verilog или VHDL. Функциональная модель является исчерпывающим описанием работы проектируемой СБИС и используется в качестве входных данных САПР автоматизированного синтеза электрической схемы СБИС.
Современные САПР моделирования электрических схем позволяют полностью провести верификацию СБИС с использованием ее функциональной модели. Основное ограничение, не позволяющее реализовать этот подход на практике, связано с низкой производительностью функциональных моделей. Исполнение функциональной модели производится на основе принципа событийного моделирования (event-based modeling), что уже снижает производительность этой модели, по крайней мере, на порядок по сравнению с интерпретационной моделью. Дальнейшее падение производительности связано с тем, что в современных СБИС широко используется конвейеризация исполнительных устройств, буферизация данных и другие, алгоритмически сложные архитектурные решения.
В результате скорость функциональных моделей современных сложных СБИС не превышает нескольких сотен тактов в секунду. Например, скорость работы RTL-модели микропроцессора «Elbrus» на десяти серверах составляет около 100 тактов в секунду, а скорость работы RTL -модели двухпроцессорного вычислительного комплекса на основе этого процессора составляет около 10 тактов в секунду. Этот недостаток функционального моделирования ограничивает как количество команд в тесте (не более 50 тыс. команд в случае микропроцессора «Elbrus»), так и общее количество тестов в AVS.
Существуют некоторые методы увеличения тестового покрытия при верификации функциональной модели СБИС. Например, моделирование может выполняться одновременно на большом количестве (от 100 до 10000) серверов. Примером коммерческой системы верификации с одновременным использованием множества серверов является распределенная система вычислений компании Intel.
Интерпретационная модель СБИС может быть использована для получения эталонных результатов тестов для проверки функциональной модели этой СБИС. В функциональную модель СБИС могут быть введены процедуры автоматической самопроверки корректности работы ее основных алгоритмов (assertion-based verification). Функциональные модели основных устройств, входящих в состав СБИС, могут верифицироваться автономно, что требует создания наборов тестов на уровне устройств.
Для увеличения скорости моделирования могут использоваться смешанные модели, состоящие из описаний алгоритмов как RTL, так и ISET-уровней, а также описаний промежуточного уровня - потактово-точных описаний (cycle-accurate). Описания последнего вида, оставаясь такими же точными, как и описания RTL-уровня, могут быть значительно проще RTL-описаний благодаря снятию с них требования синтезируемости. Для потактово-точных описаний могут использоваться как универсальные языки описания аппаратуры (Verilog, VHDL, System Verilog), так и специализированные языки системного уровня (SystemC).
Для анализа полноты тестового покрытия могут использоваться соответствующие автоматизированные средства. Принцип действия подобных средств основан на сборе статистики исполнения функциональной модели на всем наборе тестов AVS. Средства анализа полноты тестового покрытия, например, способны определить, все ли строки исходного кода функциональной модели выполнялись на заданном наборе тестов, а также все ли альтернативы условных конструкций были выбраны.
Основным методом функциональной верификации СБИС в настоящее время являются моделирование RTL-модели с помощью систем событийного моделирования, с помощью аппаратного эмулятора, а также с помощью прототипа на базе программируемых логических интегральных схем (FPGA). Основными критериями при выборе метода верификации являются скорость моделирования, возможности отладки и стоимость требуемого комплекса программно-аппаратных средств. При моделировании СБИС объемом несколько миллионов логических вентилей все вышеупомянутые методы имеют недостатки по одному из критериев оценки.
Экспериментальное определение термических сопротивлений
Для определения термических сопротивлений используется экспериментальный или расчетный подход путем расчета уравнения теплового баланса [27, 28]. При расчете применяется простейшая аналитическая модель -закон Ньютона-Рихмана для описания кондуктивного, конвективного механизмов теплообмена, а также теплообмена путем излучения [29]: P = a-S-(Tl2), где Р -отводимый тепловой поток, Вт; Л - коэффициент, характеризующий эффективность теплообмена, Вт/(м град); Т{,Т2 - перепад температур между границами сред, К; S - поверхность теплообмена, м .
Основным механизмом теплообмена, который был предусмотрен для микросхемы «R500S», является конвективный теплообмен. При внешней простоте описания закона Ньютона-Рихмана сложность количественной оценки эффективности процесса конвективного теплообмена состоит в том, что значение коэффициента Я зависит от множества факторов. Иначе говоря, является функцией многих параметров а. процесса. Найти в явном виде зависимость Хкв = f\ax,a2,—aj,...an) невозможно, так как параметры зависят еще и от температуры.
Решить эту задачу для каждого конкретного случая помогает теория подобия, описывающая свойства подобных явлений и методы установления их подобия. В частности, было доказано, что протекание сложного физического процесса определяют не отдельные его физические или геометрические параметры, а безразмерные степенные комплексы. Эти комплексы называют критериялш подобия, и они составляются из параметров, существенных для протекания данного процесса. Тогда математическое описание сложного процесса сводиться к составлению критериального уравнения, один из критериев которого содержит искомую величину Акв. Вид такого уравнения справедлив для любой из разновидности данного процесса, а возможность составления обоснованна теоремами подобия: теоремой Букенгема и л - теоремой.
В режиме естественной конвекции существенное влияние на протекание процесса теплообмена оказывают семь переменных параметров (п = 7): коэффициент теплопроводности теплоносителя Л , Вт/(м2 град); коэффициент кинематической вязкости теплоносителя V, м2 /с; плотность теплоносителя р , кг/м3; удельная теплоемкость носителя с, Дж/(кг град); коэффициент объемного расширения теплоносителя Р , 1/г/гр ; разность ДГ температур нагретого тела Г, и теплоносителя Т2, град.; определяющий размер L для принятой формы тела, м. Размерность данных переменных параметров включают в себя четыре основные единицы измерения (к = 7): килограмм, метр, секунда, кельвин.
На основе к - теоремы из этих переменных можно составить три (п-к = 3) .безразмерных комплекса или критерия: критерий Нуссельта, характеризующий соотношение эффективностей конвективного и кондуктивного теплообменов, Nu = ЛКв L/A; критерий Прандтля, характеризующий теплофизические параметры теплоносителя, Pr=V-c- р/Л; критерий Грасгофа, характеризующий соотношение подъемной силы и силы трения при естественной конвекции, Gr = g р L AT/v .
Для рассматриваемого процесса свободного конвективного теплообмена с одним определяющим размером (стенки, бесконечного цилиндра, шара) критериальное уравнение имеет вид Nu = С (Gr Pr ): , где Сип- эмпирические коэффициенты, найденные экспериментально для четырех различаемых на практике режимов естественного конвективного теплообмена [30-32J: пленочного, слаболаминарного, интенсивно-ламинарного и турбулентного; т - индекс, указывающий на то, что значения параметров теплоносителя выбирают для температуры Тт = 0,5 (Г, +Т2).
Поскольку для микросхемы «R500S» выбранные материалы и конструкция корпуса использовались впервые, то расчетные оценки рассеиваемой мощности и соответствующих термических сопротивлений оказались отличными от экспериментальных данных на 20%-30%. Следует отметить, что полученные экспериментальным путем данные позволили более точно определить коэффициенты и переменные параметры критериального уравнения для рассматриваемых способов обдува микросхемы воздухом, как это показано на рис. 2.2.
Планирование контактных выводов кристалла и построение проводного монтажа при корпусировании интегральных схем
Применение технологии проводного монтажа при увеличении числа выводов ИС приводит к новым проблемам их автоматизированного проектирования. Что касается этапа корпусирования, то увеличивается количество рядов контактных выводов и плотность проводных соединений. Это приводит к необходимости выполнения все более жестких ограничений на планирование контактных выводов кристалла и построение проводных соединений.
Технологический процесс корпусирования ИС начинается с разреза групповой пластины на кристаллы. После этого каждый полученный кристалл фиксируют на посадочное место в корпусе клеем или припоем. В случае использования припоя, групповая пластина до разделения ее на отдельные кристаллы должна быть металлизирована для смачивания припоем . Далее выполняется последовательное построение проводных соединений различных слоев проводного монтажа. Для современных технологических процессов могут потребоваться различные настройки параметров проводных соединений. Как правило, в корпусе предусмотрено несколько слоев проводного монтажа.
При технологическом процессе корпусирования важен способ присоединения проводного соединения к контактам кристалла или корпуса. Существует несколько способов присоединения проводного соединения: присоединение клином, присоединение на шарик, присоединение на петлю Наиболее современными и распространенными способами присоединения проводного соединения являются присоединение на шарик и присоединение на петлю. Следует отметить, что после присоединения на шарик последующее присоединение будет обязательно на петлю и так далее [49].
После построения проводных соединений на поверхность кристалла может быть нанесено силиконовое покрытие для защиты от попадания влаги, механических воздействий и предотвращения сдвигов контактных выводов. В дальнейшем может применяться заполнение силиконовым наполнителем всей емкости корпуса с целью полной герметизации кристалла и проводных соединений диэлектриком.
В случае применения технологии проводного монтажа, существенным ограничением является необходимость размещать контактные выводы кристалла на его периферии2. Традиционно корпусирование ИС проводится на самом раннем этапе физического проектирования кристалла, параллельно с планированием его периферии. При этом стараются достигнуть оптимального размещения контактных выводов кристалла и построения проводного монтажа.
При наличии множества готовых корпусов, целесообразно подобрать имеющийся корпус с наиболее подходящим размером посадочного места кристалла, а также наиболее подходящим размещением внутренних контактных выводов для проводного монтажа. В случае отсутствия готового корпуса, подходящего для данного кристалла, корпусирование ИС может выполняться на самом раннем этапе проектирования корпуса, параллельно с планированием внутренних контактных выводов корпуса. При этом достигается оптимальное размещение внутренних контактных выводов корпуса и построение проводного монтажа.
В процессе корпусирования ИС для оптимального планирования контактных выводов кристалла и построения проводного монтажа требуются следующие данные: 1. кристалл (его размеры и предварительное или окончательное расположение элементов ввода-вывода); 2. способ крепления кристалла в корпусе; 3. наносится ли на поверхность кристалла защитное покрытие; 4. технологические параметры элементов периферии кристалла: размеры контактных выводов для элементов ввода-вывода, а также параметры их планирования; 5. корпус (тип корпуса, чертеж посадочного места для кристалла и внутренних контактных выводов, в том числе шин земли-питания); 6. параметры и материал проводных соединений, а также способ их присоединения на контактные выводы кристалла и корпуса.
Для эффективного управления, а также создания, обмена и использования этих данных на этапе корпусирования уже во многих компаниях используются CALS-технологии (Continuous Acquisition and Life-Cycle Support) [50]. Эти технологии базируются на стандартизованном едином электронном представлении данных и коллективном доступе к ним. Они позволяют существенно упростить выполнение этапов жизненного цикла, повысить производительность труда и обеспечить повышение надежности изделий. Таким образом, результатом внедрения CALS-технологий является переход на принципиально новый уровень информационных технологий, что позволит сократить сроки выхода на рынок новых микросхем, снизить процент отказов и затраты на производство.
Диагностика матричного корпуса на основе коммутационной платы
Это приводит к возникновению индуктивной или кондуктивной паразитной связи [29] и как следствие недостаточной помехоустойчивости сигнальных линий интерфейса DDR. В случае на рис. 3.9(6) пятнадцать выводов кристалла, являющиеся выводами питания ядра микропроцессора, соединены с соответствующим слоем питания единственным межслойным переходом. Такая конструктивная ошибка аналогична ошибке для шины земли интерфейса PCI, представленной на рис. 3.8.
Расчет и диагностика временных диаграмм синхронных цифровых схем
В данном разделе затронута задача расчета временных диаграмм и обнаружения ошибок передачи данных. Такие ошибки возникают при разработке систем синхронизации и могут быть обнаружены посредством анализа временных диаграмм. Временные диаграммы рассчитываются для выполнения требования на время установки и время удержания сигналов входных каскадов цифровых схем. Кроме того, они иллюстрируют характер изменения сигналов в цифровой схеме в зависимости от времени.
Временные диаграммы составляют важную часть документации любой цифровой системы. Ими можно воспользоваться как для объяснения временных соотношений между сигналами в пределах системы, так и для того, чтобы сформулировать временные требования к внешним сигналам, которые поступают в систему. С развитием технологий изготовления интегральных схем появляются новые возможности построения систем синхронизации. Огромный выбор по характеристикам синтезаторов частоты, буферов сигналов синхронизации, а также встроенные в интегральные схемы системы ФАПЧ (фазовой автоподстройки частоты) и элементы задержек привели к разнообразию способов построения систем синхронизации на различных уровнях проектирования электронной аппаратуры. При этом существует задача построения оптимальной системы синхронизации, для решения которой необходим анализ расчетов временных диаграмм [61, 62].
Потребность подбора компонентов элементной базы и их предварительной топологии при проектировании высокоскоростных интерфейсов приводит к необходимости регулировки параметров для автоматического расчета временных диаграмм.
Задержка изменения выходного сигнала данных от изменения входного сигнала синхронизации называется задержкой распространения сигнала Tpd и зависит от условий включения цифрового устройства. Как правило, допустимые значения этой задержки можно найти в документации на используемое устройство.
Задержка распространения сигнала в линии связи зависит от ее длины. Учитывая погонную емкость и индуктивность линии связи, можно определить временную задержку сигнала при прохождении единицы длины [63]. Временную задержку сигналов данных при прохождении линий связи обозначим Tdata-Временную задержку передачи сигналов синхронизации при прохождении линий связи обозначим Tcik.
Для корректного приема данных, сигналы должны быть установлены на входе цифрового устройства раньше появления синхроимпульса на время установки TSetup. Кроме того, сигналы данных на входе цифрового устройства должны удерживаться после появления синхроимпульса в течение времени удержания Thoid- Время установки и время удержания можно найти в соответствующей документации на используемое устройство.
Для буфера сигналов синхронизации следует учитывать задержку между выходными сигналами синхронизации TSkew. Эту задержку также можно найти в соответствующей документации на используемое устройство.
Возможны различные условия эксплуатации электронной аппаратуры и существуют технологические разбросы параметров при ее изготовлении. Следовательно, невозможно определить точное время распространения сигналов. Поэтому целесообразно оценивать минимальное и максимальное время задержки распространения сигнала и время задержки между сигналами.
Передачу данных при проектировании цифровых устройств можно представить в виде блок схемы. Рассмотрим наиболее простую схему, которая приведена на рисунке 3.10.
Приведенная блок схема содержит линии связи и всего три элемента: передатчик, приемник и буфер сигналов синхронизации. Следует отметить, что в дальнейшем рассматриваются блок схемы, которые кроме передатчика, приемника и буфера сигналов синхронизации могут содержать только элементы задержки и ФАПЧ. Добавление этих элементов не изменит предлагаемую методику расчета временных диаграмм, а лишь усложнит расчет.
Рассмотрим случай, когда передача и прием ведутся по нарастающему фронту импульса сигнала тактовой синхронизации. Для представленной блок схемы время передачи данных от передатчика к приемнику составит: 1сІаіа(тіп)= tpd(min)+ tdata(min) 1 data(max)= tpd(max)+ tdata(max). Время задержки между синхроимпульсами составит: 1 clock(min)= - tclkl(max) — tskew Т Lclk2(min)J 1 clock(max)= - tclkl(min)+ tskew + tclk2(max). Теперь составим временную диаграмму и покажем на ней допустимые временные задержки сигналов, при которых схема работоспособна. Временная диаграмма для рассматриваемого случая представлена на рисунке 3.11.
