Введение к работе
Актуальность темы. Прогресс в микроэлектронике, а также высокая регулярность структуры памяти привели к созданию целого ряда как микросхем ОЗУ большой емкости (до ІГбита в экспериментальных образцах), так и специализированных СБИС со встроенными ОЗУ большой емкости. Появление. подобных микросхем и широкое их применение в современных устройствах вычислительной техники привели к значительному усложнению проблемы тестирования ОЗУ как на уровне ТЭЗов, так и на уровне микросхем.
Рост степени интеграции и широкое использование СБИС на определенном этапе развития вычислительной техники заставили отказаться от прежнего подхода к решению задачи тестирования, когда сначала проводилось проектирование цифрового устройства, а затем решались задачи, связанные с его тестированием. В связи с этим широкое распространение получили методы контролепригодного проектирования.
Одним из наиболее перспективных подходов контролепригодного проектирования является разбиение рассматриваемого устройства на ряд структурных модулей и разработка включаемых в состав усгройства схем, обеспечивающих тестирование каждого из модулей. При этом функции тестовой проверки возлагаются на сам объект контроля, т.е. реализуется встроенное тестирование (самотестирование) устройства. Данный подход может быть осуществлен как на уровне ТЭЗа, так и на уровне кристалла микросхемы. Причем реализация встроенного тестирования на уровне кристалла значительно облегчает разработку систем самотестирования на уровне ТЭЗа.
Анализ публикаций, посвященных методам самотестирования ОЗУ, показывает, что подходы, основанные на использовании маршевых алгоритмов тестирования, являются наиболее приемлемыми и будут преобладать в будущем. При этом все более широкое распространение получают их модификации для обеспечения неразрушающего контроля (неразрушающий контроль характеризуется сохранением содержимого тестируемых ячеек памяти). Это обусловлено высокой обнаруживающей способностью маршевых алгоритмов тестирования ОЗУ, а также малыми аппаратными затратами на реализацию генератора тестов как для традиционного тестирования, так и для неразрушающего контроля.
Необходимой составляющей системы самотестирования кроме генератора тестов является схема анализа выходных реакций. Ограничения, накладываемые на аппаратные затраты при встроенном тестировании, заставили отказаться при анализе выходных реакций от хранения их
эталонных значений. Однако высокая регулярность выходной последовательности при традиционном тестировании позволяет легко синтезировать простейший автомат, генерирующий ее. Ограничением данного подхода является невозможность использования его при неразрушающем контроле. Методом, получившим наиболее широкое распространение на практике для анализа выходных реакций ОЗУ, является сигнатурный анализ. Он характеризуется малыми аппаратными затратами, простотой реализации и универсальностью использования. Однако, как и любой из методов сжатия . информации, сигнатурный анализ характеризуется возможностью потери информации об ошибке, т.е. ситуацией, когда эталонная и реальная двоичные последовательности отличны, а соответствующие им сигнатуры равны. Поэтому необходим целенаправленный выбор сигнатурного анализатора, обеспечивающего высокую достоверность обнаружения рассматриваемых неисправностей.
Анализ работ, посвященных исследованию характерных неисправностей ОЗУ, позволяет проследить отчетливо выраженную тенденцию, что с увеличением степени интеграции микросхем памяти возрастает вероятность появления многократных неисправностей. Однако данная тенденция не нашла адекватного отражения в методах встроенного тестирования ОЗУ. Известные маршевые алгоритмы тестирования ОЗУ разрабатывались для обнаружения однократных неисправностей. Анализ полноты покрытия многократных неисправностей для этих алгоритмов не проводился. Применяемые же методы проектирования сигнатурных анализаторов основаны на макетировании либо программном моделировании и их использование для ОЗУ большой емкости невозможно при рассмотрении многократных неисправностей ввиду огромных временных затрат (для ОЗУ емкостью ІМбит число двукратных константных неисправностью превышает 1012).
Связь работы с научными программами, темами. Результаты диссертационной работы связаны с выполнением хоздоговорных НИР, проводившихся НИЛ 3.3 Белорусского государственного университета информатики и радиоэлектроники в рамках республиканской программы "Информатика" на 1991-1995 гг. и на перод до 2000 года по темам "Исследование проблем проектирования тестопригодных и самотестируемых архитектур" и "Разработать методы и средства автомахизироврчного диагностирования БИС, СБИС и устройств на их основе, в том числе СБИС, реализующих методы граничного сканирования и архитектуры сканирования пути, а также модулей персональных ЭВМ", а также в рамках гранта молодых ученых Фонда фундаментальных исследований РБ по теме "Развитие теории и методов компактного
тестирования регулярных вычислительных структур".
Целью диссертационной работы является разработка маршевых алгоритмов тестирования ОЗУ и методов проектирования анализаторов выходных реакций, обеспечивающих эффективное обнаружение многократных неисправностей при встроенном тестировании.
Для достижения поставленной цели необходимо решить следующие задачи:
провести анализ полноты покрытия многократных неисправностей для известных маршевых алгоритмов тестирования ОЗУ;
разработать эффективные маршевые алгоритмы тестирования ОЗУ, обеспечивающие высокую полноту обнаружения многократных неисправностей;
получить оценки минимальной'разрядности анализаторов выходных реакций, обеспечивающих 100%-е обнаружение заданных многократных неисправностей ОЗУ;
- разработать аналитический метод определения порождающего
полинома сигнатурного анализатора, обеспечивающего 100%-е
обнаружение заданных неисправностей ОЗУ;
разработать алгоритм быстрого вычисления сигнатур неисправностей для оценки достоверности тестирования ОЗУ.
Научная новизна полученных результатов.
Впервые осуществлен анализ многократных неисправностей, наиболее характерных для динамических и статических ОЗУ, на предмет обнаруживаемое их маршевыми алгоритмами тестирования ОЗУ.
Разработка новых алгоритмов тестирования для обнаружения многократных неисправностей ОЗУ, в отличии от предшествующих работ, проводилась не путем модификации алгоритмов, разработанных для однократных неисправностей, а на основе специально сформулированных требований к тестам, обеспечивающих обнаружение рассматриваемых многократных неисправностей. Это позволило достичь 100%-го обнаружения многократных неисправностей в рамках моделей, описывающих точечные дефекты матрицы накопителя ОЗУ.
На базе оригинального метода, основанного на определении числа неисправностей, сигнатуры которых должны быть различны для удовлетворения обобщенному условию тестируемости, получены оценки минимальной разрядности сигнатурных анализаторов, обеспечивающих 100%-е обнаружение заданных многократных неисправностей ОЗУ.
Предложен аналитический метод проектирования сигнатурных анализаторов, обеспечивающих /00%-е обнаружите заданных неисправностей ОЗУ, в отличии от применяемых методов, основанных на
макетировании либо программном моделировании.
Практическая значимость полученных результатов состоит в том, что они направлены из решение актуальных задач проектирования схем, обеспечивающих эффективное встроенное тестирование современных ОЗУ высокой степени интеграции. Ряд результатов, полученных в рамках данной диссертационной работы, в частности алгоритм тестирования статических ОЗУ March MS, а также программные средства на базе алгоритма быстрого вычисления сигнатур применены при разработке программно-аппаратных средств контроля и диагностики графического процессора, внедренных в Институте технической кибернетики АН РБ.
Основные положения диссертации, выносимые на защиту, заключаются в следующем:
- получены оценки обнаруживающей способности известных
маршевых алгоритмов тестирования ОЗУ относительно многократных
неисправностей, наиболее характерных для динамических и статических
ОЗУ;
сформулированы требования к маршевым алгоритмам тестирования ОЗУ, при удовлетворении которым обеспечивается обнаружение всех многократных неисправностей, наиболее характерных для динамических и статических ОЗУ;
предложен новый алгоритм тестирования, условно названный March М, характеризуемый наибольшей полнотой обнаружения многократных неисправностей среди известных маршевых алгоритмов тестирования динамических ОЗУ ( обеспечивает 100%-е обнаружение многократных неисправностей в рамках моделей, описывающих точечные дефекты матрицы накопителя ОЗУ);
предложены новые алгоритмы тестирования, являющиеся наиболее эффективными из известных маршевых алгоритмов тестирования статических ОЗУ (при равной полноте обнаружения неисправностей с наиболее универсальным из разработанных ранее алгоритмов March G, их сложность в два раза меньше);
- получены оценки минимальной разрядности сигнатурных
анализаторов, обеспечивающих 100%-е обнаружение заданных
многократных неисправностей ОЗУ с ограничением по кратности;
предложен аналитический метод определения порождающего полинома сигнатурного анализатора, обеспечивающего 100%-е обнаружение заданных многократных неисправностей ОЗУ;
- предложен алгоритм быстрого вычисления сигнатур одноканальных
и многоканальных сигнатурных анализаторов для оценки достоверности
тестирования ОЗУ.
Апробация результатов диссертации. Результаты диссертационной работы докладывались и обсуждались на IEEE European Design & Test Conference (Париж, Франция, 1996), на IEEE VLSI Test Symposium (Прішстон, США, 1996), на SEMICON Conference (Сеул, Южная Корея, 1996), на международном семинаре "Entwurf Integrierter Schaltungen" (Тубилген, Германия, 1993), на международной конференции "Автоматизация проектирования дискретных систем" (Минск, 1995), на конференции "Современные проблемы радиотехники, электроники и связи" (Минск, 1995), на научной конференции посвященной 30-летию деятельности коллектива БГУИР (Минск, 1994), на международной конференции "Информатика и вычислительная техника" (Кишинев, 1993), на 48-й научной сессии Российского научно-технического общества им. А.С.Попова, посвященной дню радно (Москва, 1993).
Публикации. По теме диссертации опубликовано 18 печатных работ, из них 1 статья в научном журнале, 6 статей в сборниках трудов конференций, 7 тезисов докладов конференции и 4 отчета по НИР.
Структура и объем диссертации. Диссертация изложена на 137 страницах машинописного текста,, содержит 25 рисунков, 21 таблицу и состоит из введения, четырех глав, выводов, списка литературы, включающего 122 названия, и двух приложений.
