Введение к работе
Актуальность темы
Диссертационная работа посвящена исследованию и разработке эффективных методов проектирования основных вычислительных узлов для интегральной реализации отказоустойчивых систем на основе аппарата модулярной арифметики с применением современных методов и средств проектирования
Известно, что наиболее эффективным подходом к проектированию быстродействующих высоконадежных (отказоустойчивых) вычислительных устройств является использование аппарата модулярной арифметики, поскольку она
-обеспечивает естественный параллелизм при выполнении вычислений,
-позволяет автоматически обнаруживать и исправлять ошибки, возникающие в процессе вычислений при введении в систему незначительной избыточности
Данный вывод подтверждает ряд высокоэффективных устройств, реализованных с применением модулярной арифметики, наиболее известными из которых являются как отечественные ЭВМ "Т-340А", "К-340А", "Алмаз", "5Э53", так и зарубежные разработки, например, такие как сигнальный процессор INMOS' IMS А110, вычислительная машина IBM Enterprise System/9000
Однако, одним из основных препятствий к широкому применению данного подхода и причиной спада интереса к модулярной арифметике является отсутствие хорошо проработанной элементной базы, те эффективных методов реализации основных вычислительных узлов таких устройств, учитывающих современное развитие интегральной схемотехники и методологии проектирования Существующие разработки в этой области в основном представлены в математических аспектах, а работы, которые посвящены аппаратной реализации вычислительных узлов в модулярной арифметике, имеют ряд недостатков, например, таких как
-недостаточное быстродействие по сравнению с двоичными вариантами аналогичных устройств;
ограниченность в выборе значений модулей, для которых реализуется устройство,
высокая сложность аппаратной реализации основных немодульных операций
Кроме того, область архитектурных решений для построения отказоустойчивых систем на основе модулярной арифметики является малоисследованной, а существующие варианты таких устройств имеют ряд недостатков
Таким образом, исходя из проведенного анализа, можно заключить, что задача разработки эффективных методов интегральной реализации, как отдельных вычислительных узлов, так и систем повышенной надежности в целом на основе модулярной арифметики является актуальной
Цель диссертационной работы состоит в разработке эффективных методов реализации основных вычислительных узлов для отказоустойчивых систем в интегральном исполнении и архитектурных принципов построения таких устройств на их основе с применением модулярной арифметики, позволяющих обеспечить равные возможности с методологией проектирования аналогичных двоичных устройств
Достижение поставленной цели предусматривает решение следующих основных задач
- анализ и разработка эффективных методов аппаратной реализации
модулярных двухоперандных и мультиоперандных сумматоров в
интегральном исполнении;
- анализ и разработка методов построения сложных блоков и
принципов архитектурной организации отказоустойчивых систем на основе
модулярной арифметики в интегральном исполнении;
- разработка методики выбора модулей для наиболее эффективной
реализации отказоустойчивых систем на основе модулярной арифметики.
Научная новизна работы состоит в разработке эффективных методов проектирования основных вычислительных узлов для отказоустойчивых систем в модулярной арифметике с учетом их интегральной реализации
Лично автором получены следующие результаты
- разработаны методы аппаратной реализации модулярных
сумматоров, обеспечивающие быстродействие, сравнимое с
быстродействием двоичных сумматоров одинаковой разрядности и
построенных аналогичным образом,
-предложены методы построения универсальных (те для любых значений модулей) конвейерных прямых и обратных преобразователей, позволяющие повысить их быстродействие за счет незначительного увеличения общей длины конвейера,
-разработан метод эффективной реализации генератора корректирующего слова в интегральном исполнении для построения отказоустойчивых систем с применением аппарата модулярной арифметики,
- на основе разработанных методов предложена модификация архитектуры отказоустойчивой системы, построенной с применением модулярной арифметики, обеспечивающая значительное снижение аппаратных затрат при проектировании подобных устройств в интегральном исполнении;
-предложена методика выбора модулей, которая в сочетании с разработанными методами реализации основных вычислительных узлов обеспечивает введение механизма обнаружения и коррекции ошибок в устройства на основе модулярной арифметики без ухудшения быстродействия системы в целом
Методика проведения исследования разработанных методов включает использование теории чисел, аппарата дискретной математики, теории проектирования вычислительных средств, компьютерного моделирования.
На защиту выносятся следующие результаты
Метод аппаратной реализации модулярных двухоперандных сумматоров для модулей вида (2п+1), обеспечивающих быстродействие, сравнимое с быстродействием двоичных сумматоров одинаковой разрядности и построенных аналогичным образом
Методы аппаратной реализации модулярных мультиоперандных сумматоров, обладающих такой же эффективностью, с точки зрения быстродействия, что и аналогичные двоичные устройства, но обеспечивающих при этом меньшие аппаратные затраты
Методы построения универсальных конвейерных прямых и обратных преобразователей, позволяющие повысить их быстродействие за счет незначительного увеличения общей длины конвейера
Метод проектирования генератора корректирующего слова в отказоустойчивых системах на основе модулярной арифметики, позволяющего обнаружить, локализовать и исправить любые одиночные ошибки
Модификация архитектуры отказоустойчивой системы, построенной с применением модулярной арифметики, обеспечивающая значительное снижение аппаратных затрат при проектировании подобных устройств в интегральном исполнении
Методика выбора модулей, позволяющая определить наборы основных и контрольных модулей для наиболее эффективной реализации отказоустойчивых систем с применением аппарата модулярной арифметики
Реализация результатов
По результатам работы разработаны методы проектирования быстродействующих вычислительных узлов для интегральной реализации отказоустойчивых систем на основе модулярной арифметики Также предложена эффективная архитектура отказоустойчивых систем и методика выбора модулей для практической реализации таких устройств.
Результаты диссертации внедрены и использовались в Московском институте электронной техники (МИЭТ) и научно-исследовательских работах ИППМ РАН
Практическая значимость результатов работы
Разработанные методы аппаратной реализации основных вычислительных узлов отказоустойчивых систем и принципы их архитектурной организации, предложенные в данной работе, могут найти широкое применение при проектировании специализированных устройств на основе модулярной арифметики в таких приложениях как-
военная техника,
медицинская техника;
навигационное оборудование,
коммуникационные системы.
Предлагаемая методика выбора модулей в совокупности с разработанными методами обеспечивают улучшение характеристик качества указанных устройств и могут быть использованы в комбинации с методами, используемыми другими средствами САПР
Апробация работы
Основные положения и результаты диссертационной работы были представлены на следующих конференциях*
-Всероссийская межвузовская научно-техническая конференция студентов и аспирантов "Микроэлектроника и информатика" (МИЭТ, 2003-2006г, 4 доклада, один из докладов отмечен дипломом);
-Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем" (Подмосковье, 2005-2006г, 2 доклада),
-Юбилейная Международная научно-техническая конференция "50 лет модулярной арифметике" (МИЭТ, 2006г, 1 доклад).
Публикации
По теме диссертации автором опубликовано 13 печатных работ, подготовлено 4 отчета по НИР
Структура и объем работы
Диссертация состоит из введения, четырех глав, заключения, списка литературы и приложения Основной текст занимает 180 страниц
