Введение к работе
Актуальность темы. На сегодняшний день программируемые логические интегральные схемы (ПЛИС) чрезвычайно популярны у отечественных разработчиков радиоэлектронной аппаратуры (РЭА). Это объясняется не только заменой в конечном устройстве логических интегральных схем (ИС) с малой и средней степенью интеграции (одна ПЛИС может заменить до 1000 ИС средней степени интеграции (СИС) и даже более), но и возможностью оперативно менять функциональность разработанного устройства без изменений на аппаратном уровне. Помимо этого реализация схем цифровой обработки сигналов (ЦОС) в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 миллионов отсчетов в секунду) по сравнению с этими же схемами на базе ЦОС-блоков процессоров среднего класса производительностью 4 MSPS.
В РФ разработаны и серийно выпускаются несколько серий отечественных ПЛИС типа программируемых пользователем вентильных матриц (ППВМ). К ним относятся ПЛИС 5576ХС1Т (5576ХС1Т1), 5576ХС2Т, 5576ХСЗТ, 5576ХС4Т. Они имеют от 2,5 тыс. до 200 тыс. логических вентилей, содержат встроенные блоки памяти и тестирования с использованием схемы периферийного сканирования, систему конфигурации и выполнены по технологии КМОП 0,35 и 0,18 мкм. Для их проектирования могут быть использованы САПР фирмы Altera MAX+PLUS II или Quartus II, а также Synplisity, Aldec и др.
Однако эти ИС являются функционально совместимыми аналогами нескольких кристаллов популярных зарубежных коммерческих ПЛИС и основаны на одной из архитектур с многоуровневой структурой несегмен-тированных межсоединений. В настоящее время ПЛИС, выпускаемые отечественной электронной промышленностью, не удовлетворяют потребностям разработчиков РЭА. Кроме того, они жёстко привязаны к зарубежным системам автоматизированного проектирования, генерирующим файлы конфигурации ПЛИС. Привязка к многоуровневой архитектуре препятствует разработке необходимых ППВМ с большей логической ёмкостью и быстродействием. Проблема также осложнена отсутствием развитых отечественных САПР ПЛИС.
Поэтому тема разработки уникальной масштабируемой архитектуры ПЛИС типа ППВМ с одноуровневой сегментированной структурой межсоединений с соответствующими средствами САПР является актуальной.
Цель и задачи работы. Разработать модель ПЛИС типа ППВМ с сегментированной трассировочной структурой, пригодную для создания
системы автоматизированного проектирования, необходимой для конфигурирования кристаллов ПЛИС данной архитектуры.
Для достижения указанной цели необходимо решить следующие задачи:
-
Провести анализ архитектур известных коммерческих и академических ПЛИС с целью выбора подходящего базиса для разрабатываемой ППВМ с одноуровневой сегментируемой структурой межсоединений.
-
Установить наиболее оптимальные законы сегментации трассировочных каналов в ПЛИС с одноуровневой архитектурой.
-
Разработать функциональную модель ППВМ с оптимальной структурой межсоединений в среде Xilinx ISE, пригодную для дальнейшего создания системы автоматизированного проектирования, необходимой для конфигурирования кристаллов ППВМ с данной архитектурой.
Научная новизна работы
В результате выполнения диссертации получены следующие новые научные и технические результаты:
-
Переход от использования коммутаторов-маршрутизаторов типа L2 к L3, состоящих из двух мультиплексорных маршрутизаторов, в ППВМ с одноуровневой структурой сегментированных межсоединений позволяет повысить плотность локализации логических блоков и уменьшить количество сегментаций на критическом пути прохождения сигналов.
-
Разработана методика проектирования ППВМ с одноуровневой структурой межсоединений с использованием кода на языке VHDL, заключающаяся в сопряжении трёх систем моделирования - приложения Simulink HDL Coder системы визуально-имитационного моделирования Matlab/Simulink фирмы Math Works, ISE фирмы Xilinx, ModelSim SE PLUS 6.0 фирмы Mentor Graphics Corporation, позволяющая автоматически генерировать основные функциональные блоки ППВМ для последующей разработки функциональной модели и её верификации, что позволяет ускорить процесс создания новых архитектур ПЛИС.
-
Разработана методика выбора оптимального пути, основанная на эвристическом алгоритме, заключающемся в представлении трассировочных каналов в виде строк и столбцов матрицы и отдельной матрицы логических блоков и последующем поиске в этих массивах свободных соединительных каналов при размещении произвольных булевых функций в уникальном базисе ПЛИС.
Основные положения и результаты, выносимые на защиту: 1. Методика проектирования основных функциональных блоков ППВМ, заключающаяся в использовании кода на языке VHDL, сгенерированного с помощью приложения Simulink HDL Coder системы визуально-
имитационного моделирования Matlab/Simulink, для последующего описания в программной среде Xilinx ISE.
2. Архитектура и функциональные возможности разработанной
ПЛИС типа 111 IBM с одноуровневой структурой межсоединений с законом
сегментации типа L3, предполагающим непрерывные соединения через три
логических блока.
3. Методика выбора пути внутри трассировочных ресурсов разра
ботанной 111 IBM, заключающаяся в использовании эвристического алго
ритма поиска свободного канала и его применении в качестве основы си
стемы автоматического генерирования файлов конфигурации 111 IBM.
Научная и практическая значимость результатов работы
-
Разработана методика выбора оптимального пути внутри трассировочных каналов спроектированной 111 IBM, основанной на поиске свободного канала.
-
Полученные файлы конфигурации могут являться основой для исследования механизмов синтеза схем в уникальном базисе ПЛИС, созданных с привлечением высокоуровневых языков описания аппаратных средств.
-
Масштабируемая одноуровневая сегментированная структура разработанной ПЛИС позволит уменьшить трудоёмкость процесса проектирования новых видов БИС программируемой логики и ускорить сроки выхода на рынок новых изделий.
Апробация работы. Результаты диссертации докладывались на следующих конференциях и семинарах: V Всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и наноэлектронных систем» (Зеленоград, 2012); ежегодных научно-технических конференциях профессорско-преподавательского состава, аспирантов и студентов ФГБОУ ВПО "Воронежский государственный технический университет" (Воронеж, 2010 - 2013); семинаре «Разработка полупроводниковых компонентов и электроники: Исследования и разработки в рамках Российско-Европейского сотрудничества» проекта SEMIDEC (Ульяновск, 2011).
Публикации. По теме диссертации опубликованы 16 научных работ, в том числе 5 - в изданиях, рекомендованных ВАК РФ. Все исследования, представленные в диссертации, проведены соискателем.
Личный вклад автора. В работах, опубликованных с соавторстве и приведённых в конце автореферата, диссертанту принадлежит анализ использования различных архитектур индустриальных ПЛИС для выполнения произвольных логических функций и функций схем обработки потоковой информации [6-8]; разработка основных функциональных блоков
ППВМ [1-5]; разработка методики выбора оптимального пути внутри трассировочных каналов ППВМ [9 - 15]; аппаратно-отладочная верификация функциональной модели 111 IBM [5, 10 - 16]; обсуждение полученных результатов [1-11, 14-16].
Структура и объем работы. Диссертация состоит из введения, трех глав, заключения и списка литературы, включающего 98 наименования. Основная часть работы изложена на 99 страницах, содержит 6 таблиц и 58 рисунков.
