Электронная библиотека диссертаций и авторефератов России
dslib.net
Библиотека диссертаций
Навигация
Каталог диссертаций России
Англоязычные диссертации
Диссертации бесплатно
Предстоящие защиты
Рецензии на автореферат
Отчисления авторам
Мой кабинет
Заказы: забрать, оплатить
Мой личный счет
Мой профиль
Мой авторский профиль
Подписки на рассылки



расширенный поиск

Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов Лавриненко Сергей Викторович

Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов
<
Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов
>

Диссертация, - 480 руб., доставка 1-3 часа, с 10-19 (Московское время), кроме воскресенья

Автореферат - бесплатно, доставка 10 минут, круглосуточно, без выходных и праздников

Лавриненко Сергей Викторович. Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов : диссертация ... кандидата технических наук : 05.13.01 / Лавриненко Сергей Викторович; [Место защиты: Сев.-Кавказ. гос. техн. ун-т].- Ставрополь, 2008.- 252 с.: ил. РГБ ОД, 61 08-5/1192

Введение к работе

Актуальность работы. Современное состояние развития цифровой обработки сигналов (ЦОС) характеризуется интенсивным внедрением новых принципов и подходов к организации вычислений. Результаты теоретических и практических разработок отечественных и зарубежных специалистов со всей определенностью указывают на то, что одним из перспективных, многообещающих путей решения задач сокращения времени обработки информации и повышения надежности вычислительных средств является применение различных форм параллельной обработки данных, в том числе и на основе числовых систем с параллельной структурой. Одним из магистральных направлений, среди современных подходов к созданию отказоустойчивых высокопараллельных универсальных и специализированных средств обработки данных, является использование нейросе-тевого логического базиса.

Для представления и обработки данных в нейросетевых системах могут быть использованы позиционные и непозиционные системы счисления.

При выполнении арифметических операций над числами, присущая позиционным системам счисления зависимость между разрядами числа, влечет за собой необходимость учета переносов из младших разрядов в старшие. Эта зависимость разрядов отягощает в значительной степени аппаратное выполнение операций и ограничивает возможности в достижении высокого быстродействия и простоты реализации.

Обойти скоростное ограничение можно двумя путями: использованием методов для уменьшения времени распространения переноса путем добавления специализированных схем организации переноса предварительным переносом или использованием систем счисления с отсутствием поразрядных связей, например, системы остаточных классов (СОК).

Преимуществами системы остаточных классов по отношению к позиционным системам счисления являются:

во-первых, арифметические операции сложения, вычитания и умножения могут выполняться параллельно над цифрами каждого разряда в отдельности;

во-вторых, сложность логики обработки каждой цифры уменьшается. Таким образом, поразрядное выполнение модульных арифметических операций позволяет обеспечить высокое быстродействие нейрокомпьютера, а также дает возможность сохранять работоспособность и корректировать ошибки в динамике вычислительного процесса за счет применения раздельного резервирования вычислительных трактов малого объема.

Однако система остаточных классов обладает рядом недостатков, которые ограничивают область ее эффективного применения. Не являясь позиционной системой счисления, система остаточных классов не имеет благоприятных характеристик, присущих позиционным системам счисления.

Кроме модульных арифметических операций в модулярном компьютере часто возникает необходимость выполнения немодульных операций, т.е. операций, которые требуют знания величины всего числа в целом. Так, при определении знака числа, арифметическом сравнении чисел, масштабировании, округлении, а также при определении переполнения и выполнении некоторых других операций, необходимо знать расположение числа в числовом диапазоне, т.е. их позиционные характеристики. При выполнении такого рода операций в сочетании с операциями сложения, вычитания и умножения применение модулярной арифметики оправдано лишь в том случае, если имеются средства быстрого перехода из позиционной системы к модулярному представлению и обратно.

Признавая важность исследований в рассматриваемой области, отметим, что научных работ, посвященных сложным и многообразным проблемам теории и практики модулярной арифметики, реализуемой в нейросетевом логическом базисе, явно недостаточно. Кроме того, недостаточно рассмотрены вопросы обеспечения отказоустойчивости нейросетевых вычислительных средств.

Названные вопросы являются актуальными и еще не получили достаточно полного отражения в научной литературе, что обусловило проявление тенденции возрастания спроса на их решение.

Теоретические основы отображения арифметики системы остаточных классов на нейросетевые структуры заложены в работах D. Zhang, G. Jullien, W. Miller.

Таким образом, как с теоретической, так и с практической точки зрения следует признать необходимость в исследованиях вышеназванных проблем, носящих актуальный характер.

Целью работы является повышение отказоустойчивости и обеспечение высокой живучести нейрокомпьютера с сохранением его производительности на основе применения модулярных нейросетевых средств.

Объектом исследования является модулярный нейрокомпьютер нетрадиционной архитектуры с распределением ресурсов, предназначенный для обработки данных большой размерности в режиме реального времени.

Предметом исследования являются методы и алгоритмы обеспечения отказоустойчивого функционирования вычислительных средств и достоверности обрабатываемой информации.

Научная задача работы заключается в разработке структуры высокопроизводительного модулярного нейрокомпьютера цифровой обработки сигналов повышенной отказоустойчивости на основе применения позипионно-остаточной арифметики и нейронных сетей.

Поставленную научную задачу декомпозируем на ряд частных задач исследования:

  1. Аналитический обзор современных вычислительных средств цифровой обработки сигналов;

  2. Разработка методов и алгоритмов структурно-параметрического синтеза функциональных устройств прямого и обратного преобразования кодов системы остаточных классов с использованием искусственных нейронных сетей;

  3. Разработка теоретических основ анализа и синтеза многофункциональных модулярных устройств с использованием нейронных сетей конечного кольца;

  4. Синтез векторной архитектуры отказоустойчивого модулярного нейрокомпьютера с перестраиваемой структурой в пределах заданных временных показателей и функциональной мощности.

Методы исследования базируются на использовании математического аппарата теории чисел, теории вероятностей, теории надежности технических систем, теории искусственных нейронных сетей, нейроматематики и математическом моделировании.

Достоверность и обоснованность полученных в диссертационной работе теоретических результатов и формируемых на их основе выводов обеспечивается строгостью производимых математических выкладок, базирующихся на аппарате теории чисел и численных методах. Справедливость выводов относительно эффективности предложенных моделей, методов и алгоритмов подтверждена математическим компьютерным модулированием.

На защиту выносятся следующие основные положения:

  1. Системный анализ организации функционирования модулярного нейрокомпьютера с множественным позипионно-остаточным кодированием данных и разработанные ускоренные методы, алгоритмы и нейронные сети прямого и обратного преобразования остаточных кодов, обеспечивающих сопряжение входных и выходных блоков нейрокомпьютера с мультинейропроцессором.

  2. Предложенные методы и алгоритмы синтеза многофункциональных немодульных вычислительных устройств, которые совместно с модульными устройствами составляют основной нейросетевой базис модулярной арифметики, используемый при разработки заданных конфигураций отказоустойчивого модулярного нейрокомпьютера.

  3. Разработанные адаптивная параллельно-конвейерная нейронная сеть определения, локализации и коррекции ошибок и нейронная сеть для коррекции ошибок, представленных отрицательными числами в минимально-избыточной симметричной системе остаточных классов, которые является основными составляющими комплексного подхода к повышению отказоустойчивости мультинейро-процессоров цифровой обработки сигналов.

  4. Созданная векторная архитектура с одним потоком команд и множественным потоком данных (SIMD) имеющая сокращенный набор команд (RISK) мульти-нейропроцессора, обеспечивающая отказоустойчивое функционирование модулярного нейрокомпьютера за счет перестраиваемой структура при различных уровнях динамической реконфигурации мультинейропроцессора, а также разработанное программное обеспечение, на основе которого проведено компьютерное моделирование адаптивной параллельно-конвейерной нейронной сети в базисе ПЛИС и оценка эффективности разработанных вычислительных структур.

Научная новизна. Впервые предложена и разработана векторная архитектура модулярного нейрокомпьютера с сокращенной системой команд, обеспечивающая высокую надежность и производительность с нетрадиционным комплексным подходом к повышению отказоустойчивости.

Научная новизна полученных в диссертации результатов:

  1. Проведены теоретические исследования системной связи структуры модулярной арифметики с искусственными нейронными сетями для построения высокопроизводительных устройств прямого и обратного преобразования кодов СОК, обеспечивающих согласованную взаимосвязь основных функциональных блоков модулярного нейрокомпьютера при выполнении команд программы.

  1. Предложены методы и алгоритмы синтеза многофункциональных немодульных вычислительных средств в нейросетевом базисе, которые совместно с модульными вычислительными средствами составляют базовый вычислительный набор, обеспечивающий реализацию заданной конфигурации структуры отказоустойчивого нейрокомпьютера цифровой обработки сигналов.

  2. Исследованы и разработаны методы повышения отказоустойчивости новой архитектуры модулярного нейрокомпьютера на основе предложенного комплексного подхода, который включает в себя: минимально-избыточные модулярные каналы мультинейропроцессора по модулям СОК, которые реализуют корректирующие свойства остаточных кодов; нейронные сети конечного кольца и нейронные сети Хопфилда (Хэмминга), обеспечивающие коррекцию ошибок в критических ситуациях и заданные уровни де-

градации структуры мультинейропроцессора при отказе части каналов, базирующихся на принципах обменных операций между точностью, быстродействием и надежностью. 4. Разработаны методы и алгоритмы структурно-параметрического анализа адаптивной параллельно-конвейерной нейронной сети для определения, локализации и исправления ошибок на базе ПЛИС Xilinx в среде WebPacklSE. Разработано программное обеспечение и проведено временное моделирование, результаты которого использованы для оценки эффективности решения задачи системного анализа таких сложных систем как модулярный нейропроцессор цифровой обработки сигналов.

Практическая значимость. Разработанные модели, методы и алгоритмы параллельно-конвейерной модулярной обработки на основе нейросетевой вычислительной базы позволяющие строить высокопроизводительные и отказоустойчивые нейропроцессо-ры ЦОС нового класса, которые способны выполнять в реальном масштабе времени колоссальные объемы математических расчетов над огромными массивами данных. Предложенные модулярные структуры ЦОС, благодаря их естественному параллелизму, однородности, регулярности, прочим особенностям, относятся к разряду структур, наилучшим образом согласующихся с принципами организации технологий изготовления СБИС, включая наиболее перспективный их класс - программируемые логические интегральные схемы типа Xilinx.

Реализация результатов. Теоретические и практические результаты диссертационной работы использованы при выполнении НИР «Новый класс нейронных цифровых фильтров с параллельной обработкой данных», номер Государственной регистрации № 01.01.00105057 по гранту Министерства образования РФ Т00-3.3-292 и реализованы в Воронежском ЦНИИС в ходе проведения ОКР «Бланк» при разработке блока ЦОС в рамках НИР ХД401, в НИОКР № 6677 ООО НПФ «Нейрон» (акт внедрения от 15.04.2008 г.), в ООО «Моби» (акт внедрения от 22.05.2008 г.) и ЗАО «Орбита» (акт внедрения от 09.07.2008 г.), а также в учебном процессе СевКавГТУ (акт внедрения 4.09.2008 г.).

Апробация работы. Основные результаты диссертации докладывались на международной конференции «50 лет модулярной арифметике» г. Москва, Зеленоград, 2006 г. первой и третьей международных научно-технических конференциях «Инфокоммуни-капионные технологии в науке, производстве и образовании», г. Ставрополь 2004 -2008гг., IV Международной научно-практической конференции, г. Новочеркасск, 2004 г., 48 научно-методической конференции «Проблемы физико-математических наук» -Ставрополь, СГУ, 2003 г., 53-й научно-методической конференции, г. Ставрополь, СГУ, 2008 г., Третьей Всероссийской научно-практической конференции «Перспективные системы и задачи управления» г. Таганрог, 2008 г.

Публикации. Основные результаты диссертации достаточно полно изложены в 19 научных работах, в том числе 2 патентах на изобретение: Адаптивная параллельно-конвейерная нейронная сеть для коррекции ошибок, патент на изобретение № 2279131 от 07.08.2003 г., нейронная сеть конечного кольца, патент на изобретение № 2279132 от 07.08.2003 г.

Структура и объем диссертации. Работа состоит из введения, четырех разделов, заключения, семи приложений, списка сокращений и обозначений, а также списка литературы, содержащего 105 наименований. Основная часть работы содержит 218 страниц машинописного текста.

Похожие диссертации на Разработка отказоустойчивого мультинейропроцессора цифровой обработки сигналов