Содержание к диссертации
Введение
Глава 1. Обзор и анализ существующих принципов построения комбинированных вычислительных устройств 16
1.1. Обзор архитектуры комбинированных вычислительных систем и особенности их построения 17
1.1.1. Особенности построения и применения комбинированных вычислительных устройств с дискретно-управляемыми параметрами КВУ-ДП 26
1.1.2. Вычислительные операции над операндами в смешанной форме представления 29
1.2. Аппаратная избыточность комбинированных вычислительных устройств и возможность её уменьшения 40
1.3. Сравнение технических характеристик комбинированных вычислительных систем 61
Выводы по главе 1 66
Глава 2. Уменьшение аппаратной избыточности и времени решения задачи комбинированных вычислительных систем 67
2.1. Уменьшение количества микрокоманд при организации арифметической операции деления в АЦВУ 68
2.2. Уменьшение аппаратных затрат при организации вычисления по принципу разделения операндов 77
2.3. Синтез аналого-цифрового преобразователя с уменьшенным количеством тактов цикла преобразования 87
2.4. Формулирование и доказательство теорем о значении разрядов результирующего кода АЦП 92
Выводы по главе 2 98
Глава 3. Методика неизбыточного синтеза аналого-цифровой вычислительной структуры с непосредственной обработкой операндов в смешанной форме представления 99
3.1. Алгоритм выполнения арифметической операции деления с уменьшенным временем её выполнения 99
3.2. Методика синтеза устройства для выполнения арифметической операции деления с уменьшенным количеством тактов в АЦВУ 104
3.3. Структурные реализации арифметических операций АЦАУ 114
Выводы по главе 3 119
Глава 4. Верификация методов выполнения арифметических операций АЦВУ в среде LabView 120
4.1. Моделирование вычислительных операций АЦВУ в среде LabView 120
4.2. Сравнение различных методов реализации арифметической операции деления АЦВУ в среде LabView 125
Выводы по главе 4 130
Заключение 131
Список использованных источников
- Особенности построения и применения комбинированных вычислительных устройств с дискретно-управляемыми параметрами КВУ-ДП
- Уменьшение аппаратных затрат при организации вычисления по принципу разделения операндов
- Методика синтеза устройства для выполнения арифметической операции деления с уменьшенным количеством тактов в АЦВУ
- Сравнение различных методов реализации арифметической операции деления АЦВУ в среде LabView
Введение к работе
Актуальность Во всех отраслях народного хозяйства широко применяются системы управления, построенные на основе электронных вычислительных устройств. Развитие систем автоматизированного управления (САУ) выдвигает ряд проблем, связанных с необходимостью удовлетворения постоянно возрастающим требованиям, предъявляемым к САУ, таким как точность, время решения задачи управления, габариты, надежность и др.
Существуют системы автоматизированного управления с использованием в качестве вычислительной части аналоговых вычислительных средств. Однако аналоговые управляющие вычислители имеют ряд существенных недостатков. Структурно-аналоговый принцип построения аналоговых вычислителей приводит к возрастанию габаритов системы и, кроме того, лишает эти системы программной гибкости. Реализуемый алгоритм определяется структурным решением, что существенно усложняет процесс настройки системы управления, и любые изменения исходных задач требуют схемотехнической и конструкторской переработки вычислительных средств.
Развитие цифровой вычислительной техники выявило ее преимущества по отношению к аналоговым устройствам. Программная реализация алгоритмов, высокая точность решения, развитое математическое обеспечение объясняют желание многих разработчиков систем управления использовать ЦВМ в качестве вычислительной части САУ. В настоящее время современные вычислительные системы САУ не являются чисто аналоговыми или чисто цифровыми. Все с большим основанием их можно считать комбинированными, аналого-цифровыми.
В системах автоматизированного управления реального времени
информация представлена в смешанной (аналоговой и цифровой) форме.
Следствием этого, вне зависимости от типа вычислительного устройства
(АВМ, ЦВМ) является необходимость включать входные и выходные
преобразователи информации в состав вычислителей САУ. Преобразователи
информации предназначены для обеспечения требуемой формы
представления информации на входе вычислительного устройства САУ, а
также требуемой формы представления выработанных этим вычислительным
устройством управляющих воздействий. То есть преобразователи
информации, входящие в состав САУ, не несут, как правило, вычислительной
нагрузки. Наличие преобразователей информации, не несущих
вычислительной нагрузки, можно рассматривать как аппаратную
избыточность вычислительных устройств для САУ. Аппаратная
избыточность ухудшает характеристики вычислительных устройств САУ
(габариты, вес, надежность, стоимость и др.). Кроме того, вычислительные
устройства САУ должны обеспечивать приемлемую производительность и
точность решения задач управления, что также требует аппаратной
поддержки. Поэтому разработка и исследование методов неизбыточного
синтеза вычислительных устройств САУ является актуальной. В данной
работе рассмотрены возможности уменьшения аппаратной избыточности
вычислительных устройств САУ и времени реализации ими алгоритмов
управления. При этом аппаратная избыточность связана как с наличием
блоков, не несущих вычислительной нагрузки, так и с аппаратной
поддержкой невостребованных функциональных возможностей
вычислительных блоков, например, с их излишней разрядностью.
Современные вычислительные системы САУ не являются чисто аналоговыми или чисто цифровыми. Все с большим основанием их можно считать комбинированными, аналого-цифровыми. Одним из подходов к
построению комбинированных вычислительных структур является использование, так называемых, вычислительных преобразователей информации (ВПИ), которые способны выполнить отдельные арифметические операции (ЦАП - умножение, АЦП - деление) (Смолов В. Б., Чернявский Е. А., Фомичев В. С. и другие [1,...,4]). Арифметические возможности ВПИ могут быть использованы при реализации алгоритма управления. Например, аналого-цифровое вычислительное устройство (АЦВУ) [5,...,11], которое относится к классу комбинированных вычислителей, построено на основе ВПИ.
Решение задачи управления на АЦВУ является эффективным с точки зрения стоимости, энергопотребления и аппаратурных затрат. Вместе с тем актуальным для АЦВУ является повышение точности вычислений. Один из методов повышения точности вычислений основан на принципе разделения исходных операндов [12,...,15] на две или более частей с последующим восстановлением результата по вычисленным частям. Такой подход позволяет использовать вычислительные устройства с ограниченной точностью вычислений, например, аналого-цифровые вычислительные устройства. При этом обеспечение требуемой точности вычислений достигается за счет дополнительных затрат времени и памяти при восстановлении полного результата из частичных результатов. Для этого требуется регистровая память с двойной и более разрядностью, что приводит к увеличению разрядности (аппаратным затратам), а также затратам на адресацию, запись и считывания информации в этой многоразрядной регистровой памяти.
В данной диссертации разработан метод восстановления результата вычислений, не требующий дополнительных разрядов [16] регистровой памяти.
Аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи информации являются неотъемлемой частью любой комбинированной вычислительной системы [17] САУ реального времени. Как отмечено выше, преобразователи информации могут быть использованы в таких системах либо по прямому назначению, либо в качестве арифметических устройств. И в том, и в другом случае уменьшение времени преобразования может уменьшить как время выполнения отдельных арифметических операций так и время реализации алгоритма управления в целом. В диссертации разработан и исследован метод уменьшения времени аналого-цифрового преобразования за счет сокращения количества тактов подбора результирующего кода.
На основании данного метода в диссертации разработана методика синтеза устройства для выполнения арифметической операции деления и некоторых других операций на аналого-цифровом вычислительном устройстве с уменьшенным количеством тактов [18,...,22].
Проведенные исследования по верификации результатов диссертации иллюстрируют эффективность их применения в системах автоматизированного управления.
Целью настоящей диссертационной работы является разработка и исследование методов уменьшения аппаратной избыточности и времени решения задач управления в комбинированных вычислительных устройствах систем автоматизированного управления реального времени.
Для достижения поставленной цели в работе решается комплекс научных, технических, прикладных и экспериментальных задач исследований: Исследование принципа разделения операндов на части, не требующего
дополнительных разрядов при восстановлении полного результата
операции.
Метод уменьшения количества микрокоманд при организации арифметической операции деления в АЦВУ.
Разработка преобразователя информации с уменьшенным количеством тактов в цикле преобразования.
Разработка эффективного алгоритма выполнения арифметической операции деления в аналого-цифровом арифметическом устройстве.
Моделирование вычислительных операций АЦВУ в среде Lab View.
Методы исследования. Основные результаты работы получены на основе применения теоретико-множественного аппарата, теории вероятностей, теории вычислений по принципу разделения операндов и теории имитационного моделирования.
Структура и объем работы. Представленная работа состоит из введения, четырёх глав, заключения, списка литературы. Общий объем диссертации 138 страниц, 54 рисунка, 4 таблицы, список использованных источников из 55 наименований."
Краткое содержание диссертации
В' первой главе проведен обзор и анализ существующих принципов построения комбинированных вычислительных устройств. В обзоре рассматриваются архитектура и особенности построения комбинированных вычислительных систем. Желание разработчиков обединить в одной вычислительной системе преимущества АВМ (быстродействие и оперативность процесса подготовки и выполнения вычислений) и ЦВМ (точность и универсальность в отношении класса решаемых задач) привело к разработке и созданию комбинированных вычислительных систем (КВС). В
соответствии с основными направлениями развития средства КВС разделяются на комбинированные вычислительные устройства (КВУ) [1,3] на основе решающих элементов с неразделимыми аналоговыми и цифровыми признаками и комбинированные вычислительные комплексы (КВК) на основе сочетания АВМ и ЦВМ. КВУ могут быть разделены на две группы: с дискретно-управляемыми {КВУ-ДП) и непрерывно-импульсными (КВУ-НИ) параметрами.
Могут быть построены КВУ-ДП вычислительные устройства, позволяющие выполнять различные математические операции над смешанными (непрерывными и дискретными) операндами. Например, цифроаналоговое множительно-делительное устройство (ЦАМДУ) [4]. Также возможно построить КВУ-НИ вычислительные устройства, позволяющие выполнять различные математические операции при сочетании амплитудной и широтной модуляции импульсных напряжений прямоугольной формы. Например, время импульсное множительно-делительное устройство (ВИМДУ) [4].
В первой главе проведено сравнение технических характеристик комбинированных вычислительных устройств. При этом представлены погрешности и быстродействие различных комбинированных множительно-делительных устройств. Например, существует аналого-цифровое множительно-делительное устройство (АЦМДУ) на базе КВУ-ДП. При этом его погрешность составляет 0,02 - 0,03% и быстродействие - 10 - 15 мкс на арифметическую операцию.
При сравнении технических характеристик различных комбинированных множительно-делительных устройств очевидно, что использование смешанной (аналоговой и цифровой) формы представления информации позволяет не только повысить точность, быстродействие, но и осуществить
совместную работу вычислительных устройств непрерывного и дискретного принципа действия: создать комбинированные вычислительные устройства.
Далее проведен анализ источников аппаратной избыточности комбинированных вычислительных устройств и возможность её уменьшения. Существуют методы синтеза комбинированных вычислительных структур, реализующие принципы минимизации трех видов аппаратной избыточности (архитектурной, структурной и функциональной). Первый принцип . -совмещение на одном оборудовании арифметических операций и операций преобразования формы представления операндов. Второй принцип - синтез вычислительной структуры с низших иерархических уровней. Третий принцип - введение минимально достаточного количества элементарных структурных изменений для достижения требуемых характеристик по точности и производительности АЦВУ.
В главе 2 произведена разработка методики минимизации аппаратной избыточности и времени реализации алгоритмов в комбинированных вычислительных системах. Разработана методика минимизации аппаратных затрат при организации вычисления по принципу разделения операндов [16]. При этом показано сокращение аппаратной поддержки при восстановлении полного результата на примере реализации операции умножения. Принцип разделения операндов на части [12,13,14,15] позволяет выполнять арифметические операции с 2я-разрядными операндами на «-разрядном вычислительном устройстве за счет разделения исходных операндов на две части. Использование этого принципа позволяет, с одной стороны, повысить точность вычисления а, с другой стороны, требует дополнительных разрядов для суммирования частичных произведений. Поэтому предлагается способ реализации принципа разделения операндов, использующий разделения операндов на части не только в исходных операндах, но и в частичных
произведениях. Такой подход не требует дополнительных разрядов при восстановлении полного результата.
Таким образом, уменьшение количества разрядов, требуемых для реализации вычислений по принципу разделения операндов, обеспечивает минимизацию аппаратных затрат вычислительного устройства и, как следствие, улучшение индуцируемых ими технических характеристик.
Далее в главе разработан и исследован> аналого-цифровой преобразователь с уменьшенным количеством тактов цикла преобразования. Аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи информации являются неотъемлемой частью любой структуры САУ, использующей ЦВМ в качестве основного вычислительного устройства. При этом затрачивается время на преобразование входных аналоговых сигналов и выходных цифровых сигналов.
Известно, что цикл преобразования аналого-цифрового преобразователя поразрядного уравновешивания содержит п тактов преобразования, где п-разрядность АЦП. При этом, в некоторых случаях, результирующий код формируется менее, чем за п тактов полного цикла преобразования. В этих случаях количество тактов в цикле преобразования можно уменьшить.
При построении преобразователя с уменьшенным количеством тактов цикла преобразования используется АЦП последовательного приближения [23,24,25]. В результате цикл преобразования содержит уменьшенное количество тактов на некоторых значениях входного (преобразуемого) напряжения. При этом доказаны теоремы о значении разрядов результирующего кода.
Среднее уменьшение количества тактов преобразования зависит от разрядности АЦП. Уменьшение количества тактов преобразования приводит к улучшению такой важной характеристики АЦП как время преобразования.
Например, для 8-разрядного АЦП среднее время преобразования уменьшается, приблизительно, на 21%, а для 24 разрядной - на 7%.
Таким образом, разработанный во второй главе АЦП позволяет уменьшить среднее время выполнения операции преобразования, и как следствие, уменьшить время реализации алгоритма управления в САУ со структурой АЦП-ЦВМ-ЦАП.
В главе 3 разработана методика неизбыточного синтеза аналого-цифровой вычислительной структуры с непосредственной обработкой операндов в смешанной форме представления. Для синтезированной структуры разработан алгоритм выполнения арифметической операции деления с уменьшенным временем её выполнения. На основе разработанного во 2 главе АЦП с уменьшенным количеством тактов в цикле преобразования в 3 главе диссертации синтезирована структура аналого-цифрового арифметического устройства (АЦАУ), позволяющего минимизировать временя выполнении операции деления. Известно, что преобразователи информации способны выполнять отдельные арифметические операции (ЦАП - умножение, АЦП - деление). Тогда уменьшение времени преобразования может увеличить производительность вычислителя, арифметическое устройство которого построено на базе преобразователей информации.
В 3 главе разработана методика синтеза устройства для выполнения арифметической операции деления с уменьшенным количеством тактов в АЦВУ. Развитием данной методики явились методика синтеза структуры арифметического устройства, реализующего заданную операцию. При этом можно выполнять не только арифметические операции деления с уменьшенным количеством тактов но и ряд других операций. Результатом синтеза явились структурные схемы однокаскадного и двухкаскадного АЦАУ с уменьшенным количеством тактов выполнения операций.
В главе 4 проведена верификация научных результатов диссертации посредством моделирования аналого-цифрового вычислительного устройства в среде LabView. Проведено сравнение традиционного и предлагаемого алгоритма выполнения арифметической операции деления на АЦВУ в среде LabView.
По результатам сравнения двух алгоритмов выполнения арифметической операции деления на АЦВУ можно сделать вывод, что предлагаемый метод позволяет уменьшить количество тактов цикла выполнения, однако это требует дополнительной аппаратной поддержки. Любое принципиально реализуемое техническое решение продуцирует проблему определения области его применения. Эту область ограничивают функциональные и технические возможности реализуемого устройства. При этом, рассматриваемые характеристики оказываются взаимосвязанными, и часто улучшение одной из них возможно лишь за счет ухудшения других. Итак, при сравнении методов арифметической операции деления АЦВУ в среде LabView очевидно, что предлагаемый метод уменьшает время выполнения операции деления АЦВУ по сравнению с традиционным методом.
Кроме того, моделирование показывает, что сходимость теоретических и практических результатов зависит от разрядности преобразования. Например, сходимость теоретических и практических результатов для 8-разрядной операции составляет 3%, а для 24 разрядной — на 1%. Отсюда следует, что чем больше разрядность устройства, тем меньше различие теоретических и практических результатов.
Научная новизна работы. Наиболее значимые новые научные результаты диссертационной работы заключаются в следующем:
Предложен метод минимизации аппаратных затрат при организации вычисления по принципу разделения операндов.
Разработан и исследован аналого-цифровой преобразователь (АЦП) с уменьшенным количеством тактов цикла преобразования.
Сформулированы и доказаны теоремы о значении результирующего кода АЦП.
Разработана методика синтеза устройства для выполнения арифметических операций с уменьшенным количеством тактов в АДВУ.
Практическая ценность. Результаты, полученные в работе, позволят уменьшить аппаратную избыточность и время решения задач в комбинированных вычислительных устройствах. Методика восстановления полного результата при вычислении методом разделения операндов на части позволяет уменьшить количество разрядов для суммирования частичных произведений при реализации операции умножения.
Методика синтеза устройства для выполнения арифметической операции деления с уменьшенным количеством тактов позволяет сократить время её выполнения от 7% до 21%.
Апробация работы. Основные результаты работы докладывались и обсуждались на ряде научно-технических конференций.
Всероссийская межвузовская научно-техническая конференция студентов и аспирантов "Микроэлектроника и Информатика", Зеленоград, Москва, 2006 г., 2007 г., 2008 г.
Научная сессия МИФИ "Информатика и процессы управления. Компьютерные системы и технологии", Москва, 2008 г.
Публикации. По результатам исследований и разработок, выполненных в диссертационной работе, опубликовано 10 печатных работ, в том числе 4 статьи и 1 заявка на патент.
Особенности построения и применения комбинированных вычислительных устройств с дискретно-управляемыми параметрами КВУ-ДП
Одним из направлений в развитии КВУ являются так называемые комбинированные вычислительные устройства с дискретно-управляемыми параметрами (КБУ-ДП). Основной для построения КВУ-ДП являлись электронные преобразователи формы представления информации.
В основе построения КВУ-ДП лежат решающие элементы комбинированного типа с дискретно-управляемыми параметрами. В качестве дискретно-управляемых параметров могут быть использованы сопротивление или проводимость резисторов, напряжение постоянного тока, амплитуда, фаза или частота напряжения переменного тока, временной интервал, емкость конденсатора и др.
Наиболее отработанными на сегодняшний день являются устройства с дискретно-управляемыми сопротивлениями ДП-Rx и проводимостями ДП-YN, а также построенные на их основе дискретно-управляемые делители напряжения ДДП-RN ИДДП-Y В настоящее время отрабатываются и другие решающие элементы с дискретно-управляемыми параметрами. Основными отличительными особенностями КВУ-ДП являются: - использование в качестве основы для их построения гибридных решающих элементов и узлов с дискретно-управляемыми параметрами, в которых аналоговые и цифровые признаки совмещены; - возможность выполнения всех основных математических операций: алгебраическое сложение, умножение, деление, интегрирование, функциональные и логические операции с представлением входных, промежуточных и выходных величин в цифровой и аналоговой формах с использованием различных физических носителей; - выполнение математических операций над цифровыми и аналоговыми величинами, представленными в виде огибающих напряжений переменного тока, с погрешностью порядка долей процента и быстродействием до нескольких операций в каждом из полупериодов несущей в диапазоне частот порядка 50-1000 Гц, что трудно реализовать другими техническими средствами; - хранение аналоговой информации, представленной в виде амплитуды, фазы или частоты напряжения переменного тока, в виде напряжения постоянного тока с погрешностью порядка 0,05% в интервале времени от нескольких микросекунд до нескольких сотен часов, а также в виде любых других физических параметров с адресами аналоговых величин, представленными в виде кодов; - программное выполнение математических операций одного и того же или различных алгоритмов за счет построения КВУ с периодизацией решения и многократным использованием однорежимных узлов и блоков КВУ; - построение на основе серийно выпускаемых элементов и узлов современных АВМ, ЦВМ и преобразователей информации, выполненных на полупроводниковых элементах как в модульном, так и в интегральном исполнении.
Перечисленные наиболее характерные отличительные особенности КВУ-ДП указывают на преимущества их перед АВУ в отношении универсальности форм и физических носителей, используемых для представления входной и выходной информации, в отношении точности, времени хранения и скорости переработки информации, а также в отношении более широких возможностей программного решения задач. Что касается преимуществ КВУ-ДП перед ЦВУ, то они проявляются главным образом в отношении различного сочетания форм представления и физических носителей входной, промежуточной и выходной информации.
КВУ-ДП можно рассматривать как самостоятельный класс ВУ, поскольку в основе их построения лежат специфичные только для них комбинированные решающие элементы с дискретно-управляемыми параметрами. Перспективы использования КВУ-ДП предопределяют следующие обстоятельства: - необходимость выполнения различных математических операций над «смешанной» информацией при наличии ,в системе управления датчиков с различной формой представления выходных сигналов; - нецелесообразность использования ЦВМ в системах управления в случае их недогрузки или ограничения точности выполнения математических операций из-за погрешности датчиков, а также преобразователей кодов в напряжение и напряжений в код, составляющих в основном 0,05-1%. многофункциональность КВУ-ДП не только в отношении используемых форм и физических носителей информации, но и в отношении программированного выполнения математических операций одного и того же или различных алгоритмов; - возможность упрощения специализированных ЦВМ, используемых в системах управления, за счет переложения некоторых математических операций из ЦВМ на КВУ-ДП, выполняющего одновременно функции согласования датчиков и исполнительных органов управляемого объекта с управляющей ЦВМ; - пригодность КВУ-ДП для построения систем предварительной обработки информации в комплексных измерительных системах и системах управления производственными процессами и объектами.
В заключение следует отметить, что КВУ-ДП целесообразно использовать в вычислительных комплексах АВМ-ЦВМ-объект, а также в автоматизированных системах управления производственными процессами и объектами, в которых допустимая погрешность вычислений составляет доли процента, а входная и выходная информации представлены различными физическими и математическими параметрами, что затрудняет непосредственное использование как АВМ, так и ЦВМ.
Методологической основой для построения и дальнейшего развития КВУ-ДП являются известные работы в области линейных и вычислительных преобразователей информации [30,31,32].
Уменьшение аппаратных затрат при организации вычисления по принципу разделения операндов
В системах автоматизированного управления (САУ) реального масштаба времени информация представлена в смешанной (аналоговой и цифровой) форме. Это приводит к аппаратной избыточности при построении вычислительных устройств для САУ. На рисунке 2.6 показана вычислительная архитектура АЦП-ЦВМ-ЦАП.
Минимизация аппаратных затрат может осуществляться на архитектурном и структурном уровнях. Одним из подходов к решению проблемы является использование аналого-цифрового вычислительного устройства. Принцип построения аналого-цифрового вычислительного устройства исключает архитектурную избыточность. Кроме того, АЦВУ несомненно обладает структурной простотой. В результате АЦВУ имеет достаточно минимальную аппаратную поддержку с точки зрения архитектуры и структурного решения.
Аппаратная поддержка вычислений на АЦВУ может быть сокращена при реализации принципа разделения операндов на части [16]. В данной работе представлено сокращение аппаратной поддержки при реализации операции умножения по методу разделения операндов. Алгоритм разделения (2.2.3), использующий последовательность сдвигов исходного операнда, обладая простотой реализации, имеет ряд недостатков: - необходимость восстановления исходного операнда после извлечения каждой его части; - необходимость предварительного правого сдвига для обнуления разрядов исходного операнда с номерами l n. + s.; - большие временные и программные затраты на организацию сдвигов при отсутствии в вычислительном устройстве параллельного сдвигателя. Операция умножения при использовании принципа разделения операндов Принцип разделения операндов на части позволяет выполнять арифметические операции с -разрядными операндами на «-разрядном вычислительном устройстве за счет разделения исходных операндов на две части.
Использование принципа разделения операндов позволяет, с одной стороны, повысить точность вычислений но, с другой стороны, требует 2п -разрядных и 4п - разрядных регистров для суммирования частичных произведений.
В диссертации предложен способ реализации принципа разделения операндов, не требующий дополнительных разрядов при восстановлении полного результата операции. Результат произведения исходных операндов а и b z=lll 110 000 001=63 63 = 3969 Рис. 2.10 Операция умножения по принципу разделения частичных операндов на части На рисунке 2.10, показано вычисление частичных произведений. Во-первых, при умножении старших частей а и b формируется результат z3, который разделяется на две части ( старшая и младшая ). Во вторых, умножается старшая часть а на младшую часть b и младшая часть а на старшую часть Ь. Сложение их значений является результатом z2, который разделяется на 2 части (старшая и младшая). В этом случае может появиться переполнение. При умножении младших частей а и b результат zl разделяется на две части ( старшая и младшая ). В младшей части формируются последние 3 бита полного результата. Остальные части необходимо сложить как показано на рисунке 2.10. При сложении младшей части z2 и старшей части zl формируется zl2, в котором содержаться предпоследние 3 бита справа полного результата. В этом случае может появиться переполнение. При сложении младшей части z3 и старшей части z2 формируется z23. При сложении z23 и переполнения zl2 части формируется zl23, в котором содержаться 3 третьих от края бита справа полного результата. И наконец, при сложении старшей части z3 и переполнения z2 части получаются первые 3 бита слева полного результата. Однако при этом если появилось переполнение z23 и zl23 части, то необходимо добавлять разряды переполнения. Таким образом, получается полный результат. На рисунке показан результат произведения исходных операнд а и b на 4п -разрядном вычислительном устройстве, не требующий дополнительных разрядов.
Любое принципиально реализуемое техническое решение продуцирует проблему определения области его применения. Эту область ограничивают функциональные и технические возможности реализуемого устройства. При этом рассматриваемые характеристики оказываются взаимосвязанными, и часто улучшение одной из них возможно лишь за счет ухудшения других. Например, когда аппаратные затраты стремятся уменьшить, возможно ухудшение быстродействия. Это обстоятельство необходимо учитывать при проектировании вычислительных устройств.
Методика синтеза устройства для выполнения арифметической операции деления с уменьшенным количеством тактов в АЦВУ
Вычислительные устройства в системах автоматизированного управления, в том числе аналого-цифровое вычислительное устройство (АЦВУ), предназначены для реализации алгоритмов управления.
Алгоритм управления может быть представлен как некоторое функциональное преобразование (или совокупность функциональных преобразований) над входными сигналами, поступающими с датчиков системы управления, с целью выработки управляющих воздействий на исполнительные устройства.
Функциональные преобразования есть результат выполнения некоторых последовательностей различных арифметических операций: алгебраического сложения, умножения и деления.
Арифметические операции в АЦВУ выполняются в аналого-цифровом арифметическом устройстве (АЦАУ), которое строится на основе вычислительных преобразователей информации (ВПИ). При таком подходе появляется возможность выполнения арифметических операций над операндами, представленными в смешанной (аналоговой и цифровой) форме.
Выражение (3.2.1) содержит как прямые, так и обратные математические операции, однако аппаратно все операции выполняются на АЦАУ как обратные, то есть результат операции подбирается по схемотехническим условиям. Операции АЦАУ подразделяются на две группы: с одноступенчатым и двухступенчатым подбором результата.
Операции с одноступенчатым подбором являются однотактными, их результаты представлены в континуальной форме (напряжение) и подбираются из условия равенства токов в суммирующей точке операционного усилителя.
Операции с двухступенчатым подбором - многотактные, их результаты представлены в дискретной форме (код), а их подбор осуществляется из условия равенства напряжений на входах элемента сравнения (компаратора напряжений).
Первая ступень каждого шага двухступенчатого подбора формирует предполагаемое значение соответствующего бита выходного кода, вторая 106 формирует напряжение сравнения и является однотактной операцией, то есть многотактные операции включают в себя п однотактных операций.
Однокаскадиые АЦАУ различных конфигураций реализуют большинство операций набора (3.2.1). Операции, не реализуемые на однокаскадном АЦАУ, могут быть выполнены на двухкаскадном арифметическом устройстве. Обобщенная структурная схема двухкаскадного АЦАУ представлена на рис. 3.4. При этом возможны две ее конкретизации: с получением результата операции в континуальной и дискретной форме. Первый вариант реализуется путем исключения из состава второго каскада компаратора (Комп.2) и регистра последовательных приближений (РПП 2), второй вариант - путем исключения из состава первого каскада таких же элементов (Комп.1, РПП 1).
Обобщенная структурная схема двухкаскадного АЦАУ двухкаскадного АЦАУ промежуточной переменной является выходной код Npijm\ для второго варианта - выходное напряжение /10 первого каскада.
Как сказано выше существует методика синтеза структуры арифметического устройства, реализующего заданную операцию. На базе этой методики предлагается методика синтеза устройства для выполнения арифметической операции деления с уменьшенным количеством тактов в АЦВУ.
Методика синтеза структуры арифметического устройства с уменьшенным количеством тактов, заключается в выполнении следующей последовательности процедур. 1. Запись реализуемой операции следующим образом: - аналоговые входные операнды записываются как Ц, где j є (ІД); дискретные входные и выходные операнды записываются как 2. Приведение полученного выражения к размерности напряжения. 3. Приведение полученного выражения к виду (3.2.4) путем эквивалентных алгебраических преобразований. 4. Формирование цепей операционных усилителей АЦАУ следующим образом: - членам выражения вида Uj соответствуют цепи постоянной проводимости; - членам выражения вида t/,--, {ф/}и х (Л -} соответствуют цепи с дискретно управляемой проводимостью; членам выражения вида иг соответствуют цепи с дискретно управляемым сопротивлением; - дискретному результату zd соответствует число , {Ф,- }п х [N; fn; - управление продолжением подбора кода осуществляется элементом "исключающее " ИЛИ-НЕ, на который поступают выходные сигналы компараторов. Однокаскадные АЦАУ различных конфигураций реализуют большинство операций набора (3.2.1). Операции, не реализуемые на однокаскадном АЦАУ, могут быть выполнены на двухкаскадном арифметическом устройстве. Обобщенная структурная схема двухкаскадного АЦАУ представлена на рис. 3.6.
Сравнение различных методов реализации арифметической операции деления АЦВУ в среде LabView
В параграфе 4.1 рассмотрено моделирование вычислительных операций деления АЦВУ в среде LabView. При этом после последнего такта в дискретной форме должно сформироваться (частное) 11000000. Однако результат частного получается не только в последнем такте, но и во втором такте. По блок-схеме операции деления счетчика такта равна количеству разрядов преобразования. Поэтому при достижении определённого количества тактов, равного количеству разрядов в частном, вырабатывается сигнал окончания операции деления. Это значит, что для п разрядного частного необходимо выполнить п тактов. Однако, в некоторых случаях результат частного получается прежде, чем счетчик цикла достигает конечного значения. Тогда, если вырабатывается сигнал окончания операции деления, когда результат частного получается прежде, чем счетчик цикла достигает количества разрядов, можно уменьшить количество тактов выполнения операции. На рисунке 4.7 изображено сравнение двух методов арифметической операции деления АЦВУ в среде LabView.
В указанной схеме представлены арифметические операции деления АЦВУ при сравнении двух методов (традиционный метод и предлагаемый метод) в среде LabView. Различие этих двух методов состоит в том, что в традиционном методе реализуется счетчик цикла с помощью оператора for, а в предлагаемом методе реализуется счетчик цикла с помощью оператора while. В традиционном методе счетчик цикла равен количеству разрядов, при этом для результата п разрядности необходимо п тактов. В предлагаемом методе необходимо добавить некоторые блоки, такие как блок суммирования, блок вычитания и один компаратор.
Таким образом, можно сказать, что при сравнении двух методов арифметической операции деления АЦВУ, предлагаемый метод позволяет уменьшить количество тактов цикла выполнения, но это требует дополнительной аппаратной поддержки. Любое принципиально реализуемое техническое решение продуцирует проблему определения области его применения. Эту область ограничивают функциональные и технические возможности реализуемого устройства. При этом, рассматриваемые характеристики оказываются взаимосвязанными, и часто улучшение одной из них возможно лишь за счет ухудшения других. Итак, при сравнении методов арифметической операции деления АЦВУ в среде LabView очевидно, что предлагаемый метод уменьшает время выполнения операции деления АЦВУ по
Таким образом, моделирование показывает, что сходимость теоретических и практических результатов зависит от разрядности преобразования. Например, различие теоретических и практических результатов для 8-разрядной операции составляет 3%, а для 24 разрядной -1%. Из этого следует, что чем больше количество разрядов тем лучше сходимость теоретических и практических результатов. Произведено моделирование алгоритма выполнения арифметической операции деления с уменьшенным временем выполнения в среде Lab View. При сравнении методов выполнения арифметической операции деления АЦВУ в среде Lab View очевидно, что предлагаемый метод уменьшает время выполнения операции деления АЦВУ за счет уменьшения количества тактов по сравнению с традиционным методом. Программная верификация показала сходимость теоретических и практических результатов от 1% до 3% в зависимости от разрядности преобразования. В результате выполнения данной диссертационной работы решена задача уменьшения аппаратной избыточности и времени решения задач управления в комбинированных вычислительных устройствах систем автоматизированного управления реального времени. Основные результаты сводятся к следующему. 1. При сравнении технических характеристик различных комбинированных множительно-делительных устройств очевидно, что смешанное использование (в аналоговой и в цифровой) форме представления информации позволяет не только повысить точность, быстродействие, но и осуществить совместную работу вычислительных устройств непрерывного и дискретного принципа действия: создать комбинированные вычислительные устройства. 2. При использовании принципа разделения операндов на части не только в исходных операндах, но и в частичных произведениях, формируется метод, не требующий дополнительных разрядов при восстановлении результата. 3. Разработана и исследована схема аналого-цифрового преобразователя с уменьшенным количеством тактов преобразования. 4. Сформулированы и доказаны теоремы о значении разрядов результирующего кода. 5. В разработанном аналого-цифровом преобразователе среднее время преобразования уменьшается на 7 -f 21%. 6. Разработан алгоритм выполнения арифметической операции деления с уменьшенным временем выполнения в аналого-цифровом вычислительном устройстве. 132 7. Разработана методика синтеза аналого-цифрового устройства для выполнения арифметической операции деления с уменьшенным количеством тактов. 8. Программная верификация показала сходимость теоретических и практических результатов от 1% до 3% в зависимости от разрядности преобразования.
