Введение к работе
Актуальность проблеми, постоянное расширение' сфєр применения СВТ на Земле и в Космосе где не всегда возможно применение электромеханических ВЗУ. обусловливает необходимость электронизации внесшей паияти ЭВМ. Электронизация внешней памяти заключается в создании належних, стойких к воздействию дестабилизирующих Факторов ВЗУ на основе полупроводниковых и магнитоэлектронных микросхем паияти. Тенденция к электронизации ВЗУ особенно проявляет себя в настояаее время в связи с развитием рынка малогабаритных компьютеров.
одним из возможных путєй реализации программы электронизации является созлание ВЗУ на цилиндрических иагнитных доменах.' имя ЗУ характеризуются надежностью, энергонезависимостью, не имеют ограничений на количество циклов .перезаписи. Рассматривая UM ЗУ как альтернативу электромеханический ВЗУ. в качестве недостатка следует отметить, что. при сравнительно малом времени доступа. ШД ЗУ обеспечивают меньшую скорость передачи данных. В то хе время. поскольку 1Ш-иикросхеиы (ЦМл МО являются элементами памяти регистрового типа, то увеличение их информационной емкости сопровождается ухудпением параметров быстродействия, вследствие увеличения разрядности накопительных регистров и/или уменьшения частоты управляющего поля и/или увеличения количества накопительных регистров в полмассивах Шд НС. Этими обстоятельствами определяется современная проблематика в области имд ЗУ.
лля решения задачи электронизации внешней паияти необходимо создание ряда электронных ВЗУ. удовлетворяших различным требованиям, одним из таких требовании, определяющим эксплуатационные качества полсистем внешней памяти, является увеличение их быстродействия. Вместе с тем. несмотря на значительное количество публикаций о проектировании 1ШД ЗУ. в литературе практически не представлены или детально не разработаны и ие исследованы методы структурной организации UM1 ЗУ с целью повышения быстродействия полсистем внешней памяти и методы алгоритмического и программного обеспечения максимально возможного быстродействия ИМЯ. ЗУ с заданной структурой. Это делает актуальной задачу разработки структурно- алгоритмических и аппаратно-программных < методов повышения быстродействия UHi ЗУ, называемых в данной работе архитектурными методами. 2 Зак. #65
Цель работы. Целью диссертационной работы является разработка и исследование архитектурных методов повышения йвостпкшиа -ствия ВЗУ на основе UM1 ЫС с параллельно-последовательной структурой и полевой выборкой, для достижения указанной цели в работе формулируются и решаются основные задачи.
1. Разрабатываются и исследуются методы повышения
быстродействия за счет использования иерархии памяти на уровне
ШД-накопителя.,
2. Разрабатывается и исследуется комбинированный метод
повьшения быстродействия шл ЗУ за счет организации параллельного
доступа к модулям накопителя и использования в контроллере кэш-
буФера.
-
Разрабатывается и исследуется метол считывания сцепленных информационных страниц применительно к ШЛ ЗУ с параллельным доступом к модулям накопителя.
-
Разрабатывается и исследуется метол, при котором одно им ЗУ эмулирует несколько однотипных или разнотипных (НГМ1. НШ типа "Винчестер". НМЛ и т.п.) электромеханических ВЗУ.
-
разрабатываются методы и алгоритмы управления доступом и обменом информации в ті ЗУ. '
Методы исследования. В работе использованы аппарат теории вероятностей, теории мноаеств. современной (абстрактной) алгебры, методы теории графов, комбинаторного анализа.
Научная новизна. Новые научные результаты, полученные автором в диссертация, состс т в следующем
разработан и исследован структурно-алгоритмический метод повышения быстродействия НМЛ. ЗУ за счет применения энергонезависимого кэш-буФера. позволяющего уменьшить среднее время доступа при увеличении разрядности накопительных регистров иид НС и сохранить однородность запоминающей среды;
разработан и исследован матричная принцип структурной организации ШИ ЗУ с параллельным доступов к модулям накопителя, обеспечивающий увеличение быстродействия устройств при наратива-ним информационной емкости;
разработан метол планирования доступа в ІІМЛ ЗУ с неоднородной структурой, обеспечивающий повышение быстродействия за счет оптимизации размещения информации в UMl-накопителе; '
разработаны принципы управления доступом и обменом информацией в матричных НМД ЗУ. обеспечивающее достижение быстролейст-
- 5 -вия. адекватного структурной организации;
- разработан и исследован метол групповой эмуляции электромеханических ВЗУ, позволяющий более полно использовать возможности конфигурации Uttfl ЗУ при работе в среде QC, уиеныпитъ аппаратные затраты на реализацию подсистем внешней памяти, сократить время выполнения операций обмена информацией иехлу логическими устройствами группового ШЛ -эмулятора без участия Ш по сравнению с автономными иш-эмулятораии;
разработан комплексный метод отображения адресных пространств, позволяющий произвести отображение виртуального адресного пространства на адресное пространство ши ЗУ с учетом
структурной организации и используемых методов повышения быстродействия;
сформулированы и доказаны пять теорем, разработаны математические модели 1ШЛ ЗУ с различной структурой со страничным и Файловым доступом к информации, а также критерии оценки и сравнения по быстродействию однотипных и разнотипных ВЗУ. Практическая ценность работы заключается в следующем.
1. Разработанные в диссертации методы и средства позволяют
на научной основе проектировать ЦМЛ ЗУ. обеспечивающие: большее
быстродействие по сравнению с ранее созданными моделями UMJE ЗУ;
по меньшей мере сохранение ресурса внешней памяти яри замене
электромеханических ВЗУ типа "Винчестер".
-
При непосредственной участии автора разработан технический ряд имл ЗУ для управляющих вычислительных комплексов на баре см ЭВМ и ЭВМ семейства "Электроника" (СМ 6803. Ломен-6. Ломен-8. Ломен-9).
-
Разработаны аппаратные средства, позволяющие контроллеру управлять UMl-накопителем, модули которого построены на 1Ш МС с различной информационной (еыкостыэ.
-
Разработан макетный образец 1Ш ЗУ. с матричной структурой емкостью 8 Мбайт лля использования в бортовых вычислительных, комплексах. '
-
Разработана конкретная реализация комплексного метода отображения адресных пространств для 1Ш-эмулятора СМ 5803. позволяюиая сократить время выполнения операции ввода/вывода более чем на 60 '/..
6. Проведено экспериментальное исследование й Сравнительная
оценка быстродействия НГМД (МС 53)1). НМЛ типа "Винчестер"
2*
- 6 -(CH 5508) и 11МЛ ЗУ ("1онен-8"). Функционирующих в составе МИКРОЭВМ типа ЛВКЗ в среде ОС RT11.
Результаты работы реализованы при разработке технического ряда запоцинаюаих устройств серии "Лоыен". головой экономический аФФект от внедрения результатов диссертаиионной работы составляет не менее 78 тыс. руб. в масштабе предприятия. Акты о внедрении результатов работы приведены в приложении.
лппробаиия работы, основные результаты диссертационной работы докладывались и обсуждались на четырех Всесоюзных семинарах по средствам паыяти на 1ШД/ВЕЯ (1985, 1989 гг.. г. Москва; 1987, 1991 гг.. г. Симферополь); на двух семинарах в нейтральном лектории общества "Знание" (ред. курн. ШСС. 1987. 1988 гг.. Москва), на конференции молодых ученых и специалистов ИНЭУН (1986 г.. Москва), на городской конференции молодых ученых и специалистов (1988 г., Москва).
Публикации. По теме диссертации опубликованы 14 печатных работ, получены 4 авторских свидетельства на изобретения. Основные научные и практичские результаты включены в 2 отчета ИНЭУМ по НИР (см. раздел Публикации по теме).
Структура и обьеы работы. Диссертация состоит из введения, четырех глав, заключения, содержание которых изложено на 204 страницах машинописного текста, и включает 62 рисунка на 50 страницах. 13 таблиц . список литературы из 113 наименований и четырех приложения на 32 страницах.
СОШ'ЙАНИЕ РАБОТЫ
В первой главе анализируются состояние и ресурсы увеличения производительности и емкости электромеханических и электронных ВЗУ. В данной Работе к электронным относятся ЗУ на полупроводниковых микросхемах паыяти и нагнитоэлектронные ЗУ на основе технологии НМД/ВЕЛ.
Анализ/ освещенных в литературе способов построения много-кристальных НМЛ-накопителей, показал, что большинство серийно выпускаемых в настоянеє время 1Ш ЗУ являются устройствами с линейной структурой! в которых модули ЦНД-накопителя подключены к контроллеру посредством одного интерфейса накопителя, а при выполнении запросов на доступ обмен информацией производится между контроллером и одним выбранным модулем накопителя. Линенная структура ШЧД ЗУ не позволяет ловыиать быстродействие устройства
- 7 -при увеличении его информационной емкости модулями расширения. Метод повышения скорости передачи данных в ІІИІ ЗУ.за счет увеличения количества параллельно работающих ІШ-шшросяєм ІШИС) не имеет универсального характера . поскольку при этом происходит увеличение размера Физической информационной страницы (ФИО. Произвольное увеличение размера ФИС приводит, в частности, к росту потерь от внутренней Фрагментации. Явление внутренней Фрагментации заключается в тон, что (поскольку Файлы, разметаемые и хранимые во внешней памяти, в обшей случае, не кратны размеру ФИС ВЗУ) не менее половины последней информационной страницы Файла остается свободной. В Работе показано, что суммарный средний неиспользуемый информационный обьем в ВЗУ (Е ) равен
Е = Е » Р / (2 « Р >. где Е - оеаии информационный но сф о обьем ЗУ; Р - размер ФИС; р - средний размер Файла в данном
СФ применении. И если достигается равенство Р = Р , вследствие
СФ уменьшения среднего размера Файла IP ) или увеличения размера
СФ увеличения размера-ФИС (Р), то неиспользуемый информационный
обьем достигает половины общего информационного объема ВЗУ. Альтернативные способы структурной организации 1ШЛ ЗУ, ориентированные на повышение быстродействия устройства, методы управления доступом к информации, а такхе аппаратно-программные методы дальнейшего повышения быстродействия таких устройств в литературе либо полностью, либо недостаточно разработаны и исследованы.
На основе проведенного анализа обоснованы и сФормулировэны. основные задачи диссертационного исследования и определены пути их решения.
Во второй главе проводится теоретический анализ Шй ЗУ с различной архитектурой на основе разрабатываемых критериев оценки быстродействия. Архитектура 1Ш ЗУ определяется как обобщение системы с точки зрения существующих информационных потоков и способа их обработки. Выделяются следующие составные части архитектуры ШЛ ЗУ: структура запоминавшего устройства, алгоритмы управления доступом к 1МД-накопителю, алгоритмы планирования доступа к пил-накопителю.
Применительно к ими ЗУ выделяются СЛЄДУЮШИЄ УРОВНИ информационных потоков, характеризующиеся соответствующими задержками: имя-микросбогка, контроллер им ЗУ, операиионная система, в качестве критерия оиенки быстроаействия используется 3 Зак. №65
величина среднего времени выполнения запроса на доступ, названная
среднее время ввода/вывода Т - Т Т Т (Т - среднее время
ВВ Л П У Л доступа к информации, т - время передачи данных в накопителе и
П контроллере, Т - время установки системы, определяющее задержки
от моиента передачи управления из программы пользователя драйверу ВЗУ до момента начала позиционирования и от момента окончания передачи данных в центральнім процессор (Ш) до передачи управления в программу пользователя.
1ля сравнения по быстродействию двух ВЗУ вводится условие "кратного увеличения быстродействия ресурса внешней памяти". Данное условие выполняется, если для параметров быстродействия ЗУ.
согласно выбранной математической модели, характеризующихся Т
ВВІ (для сравниваемого ВЗУ) и Т (для базового ВЗУ) выполняется
ВВ2 неравенство S»T * Т . Коэффициент S называется показателем
ВВІ ВВ2 относительного увеличения быстродействия. Частным случаен условия
кратного увеличения быстродействия (при 5 -- 1) является "условие неуыенывагаегося быстродействия ресурса внешней памяти".
Разработан и теоретически исследован метод структурной организации 1ІНЛ ЗУ с энергонезависимый кэп-буФерон ^VШ ЗУ с ЭНКБ). В кэп-буФере используются более быстродействующие ЧМД МС. чей в имл-накопителе. лащшй подход позволяет уменьшить среднее время доступа при увеличении разрядности накопительных регистров ШИ НС и сохранить . однородность запоыинагаей среды. По математическим наделяй линейного и иерархического UMI ЗУ (см. табл. 1) доказана теорема, в которой определены условия кратного увеличения быстродействия ресурса внеиней памяти . Условие кратного увеличения быстродействия ресурса внешней памяти при сравнении быстродействия по среднему времени ввода/вывода линейного и иерархического 1ШЛ ЗУ с ЭНКБ выполняется, если для заданного показателя относительного увеличения быстродействия S неравенства
т + т * Т 4 Т ЛН UH ПБ У S«h
Т + Т + сг«Т Т Т 1 - S»(i - її)
СЭ U. UK ПБ У
її > (S - l)/S являются истинными.
Проведено сравнение по быстродействию 1МД ЗУ с ЭНКБ и ЗУ на
иерархических ШЛ МС. определено условие т, « т, т -. т
> , UK UH їй лк
(Т - среднее время доступа к ФИС, разметенной в кэш-массиве ЛИ иерархических ШЛ НС). при выполнении КОТОРОГО UMJ ЗУ С ЭНКБ
Таблица 1
Вираіения для оценки Т при страничном и Файловом
вв доступе к информации для 1Ш ЗУ различной структурой
Т . Т - среднее время доступа к энергонезависимому кзи-6уФєру
JK лн -
и имл-наколителю. соответственно; т . Т - время никла записи/
UK Ш считывания ФИС в ЭНКБ и lDU-накопителе. соответственно; Т
' СЭ время поиска адреса требуемой ФИС в справочнике ЭНКБ; Л - коэффициент "удачи" (вероятность того, что требуемая ФИС находится в кэш-буФере); т - время передачи ФИС из буфера данных контроллера ЦМл ЗУ; т - время установки системы; о - коэффициент
кратности ФИС для ЭНКБ и ЦМЛ-накопите ля, равный а Р /Р
СН СК (здесь Р иР - размеры ФИС в Шд-накопителе и ЭНКБ. соот-
СН . СК ветствешю).
таблица 2
Выражения для определения среднего времени ввода/вывода
для матричных ШД ЗУ
г - вероятность произвольного доступа к инфориаиии (в соответствии с допущениями г : і/F); тг - время обмена одной ФИС между ЦП и контроллером матричного имл ЗУ, Т - время установки систе-
мы в матричном ІІМЛ ЗУ; h - вероятность того, что требуемая ФПС
находится в кэш-бУФере матричного НМЛ ЗУ.
3*
- ю -обеспечивает большее быстродействие по сравнению с ЗУ на иерархических 1ШЛ МС.
Предложен метол повышения быстролействия за счет планирования доступа к модулям ищ-накопителя. инеюаего неоднородную структуру. іШ-накопитель такого ЗУ содержит логические модули накопителя (ЛМН). различающиеся как по емкости, так и по быстродействию. Планирование доступа посредством оптимизаций размещения информации достигается за счет того, что "часто используемая" информация разметается в ЛИН. имеющих большее быстродействие, а " редко используемая" информация разметается в ЛИН. имеюаих иеньиее быстродействие. Доказана теорема, показывающая, что при равной информационной емкости ВЗУ быстродействие неоднородного IBU ЗУ выше по сравнению с линейным 1Ш ЗУ вне зависимости от частоты обращения к субнакопителян в неоднородном устройстве. Возможность реализации ИИЛ ЗУ с неоднородной структурой накопителя базируется на техническом решении (зашлиенном авторским свидетельством), позволяющем одному контроллеру управлять модулями ЦИЛ-накопителя. построенными на НМД МС с различными структурными параметрами включая разрядность накопительного регистра, количество накопительных регистров и т.п.
Разработан и исследован матричный способ структурной организации ХШ. ЗУ. позволяющий повышать быстродействие при увеличении информационной емкости устройства за счет параллельного доступа к модулям накопителя, матричное 1ШЛ ЗУ содержит двухуровневый контроллер, состояний из системного контроллера (СК) и наь.)Ра периферийных контроллеров (ПК). ПК осуществляют непосредственное управление модулями накопителя ПРИ позиционировании, чтении и записи ФИС. СК осутествляет обмен информацией между ШШ ЗУ и ИЛ. а также Формирует поток команд на доступ к Физическим информационным страницам (ФИС) через набор ПК. Набор ЛМН обмен информацией, с которыми может производиться параллельно называется параллельным ЛМН (ПЛМН).
Разработана и исследована модифицированная структура
матричного ЦМД ЗУ. матричное 1Ш. ЗУ с двухпортовыми буферами
данных в ПК. обеспечивахжая дальнейшее повышение быстродействия
матричных имл ЗУ за счет совмещения во времени операиий обмена
данными между уровнями хранения и обработки информации СК - ПК и
ПК - ЛМН. выражения для опенки Т для матричных имл ЗУ приведены
вв в табл. 2. СФорнулирована и доказана теорема, подтверждавшая Факт
существования для матричных НМД ЗУ с двухпортовым буфером данных
- 11 -Примечание. Коэффициент кратности а вводится в связи с тем, что UM1 МС разной инФориаиионной емкости имеют различные количества накопительных регистров. Следовательно, при одинаковом количестве ИМ мс, входящих в состав ЛМН, Размеры ФИС Р и Р будут
ск сн также различны.
таких значения размера Файла F, при которых Т „ (F) ) Т (FM).
ввмл ввмл если выполняется неравенство Т < (R-l)«T _ .
UH ПБМ проведено сравнение по быстродействию линейных и различных
вариантов матричных ИМЯ ЗУ на НМЛ МС емкостью 3 Мбит с иироко
используемыми в настоянеє время моделями НМЛ тина "винчестер".
Теоретические исследования показали-- 1) при замене НМЛ. типа
"Винчестер" на линейные 1ШЛ ЗУ. как правило, не обеспечивается
сохранение быстродействия ресурса внешней памяти; 2) матричные
UM1 ЗУ на существующей отечественной элементной базе способны
конкурировать по быстродействию с НМЛ типа "Винчестер", имеющими
среднее время доступа 28-65 мс и скорость передачи данных 625-960
кбайт/с (эффективная скорость передачи данных 127-363 кбаят/с).
Разработаны принципы управления иш ЗУ с матричной структурой; принцип "деградации ПЛИН", заключавшийся в том. что алгоритмы управления матричным ІІМЛ ЗУ должны позволять уменьшение количества ЛМН в ПЛМгі вплоть ло "вырождения" ПЛМН В ЛМН'. принцип адекватного отображения адресных пространств, согласно которому при доступе к последовательному Файлу для обеспечения максимально возможного быстродействия в первую очередь увеличивается адрес лш в ПЛМН. затем увеличивается адрес ФИС и в последнюю очередь должен увеличиваться адрес ПЛМН; принцип конвейерного выполнения операций обмена информацией, согласно которому быстродействие матричных ДОЛ ЗУ может быть дополнительно повышено за счет совмепения во времени операций обмена между уровнями хранения и обработки информации <1Ш - СК - ПК - ЛМН).
Тр&тья глава посвяшена разработке и исследованию аппаратно-программных методов, обеспечивающих не только повышение быстродействия, но и расширение Функциональных возможностей !Ш ЗУ.
эмуляция не позволяет полностью исползовать возможности и преимущества архитектуры 1Ш ЗУ. одним из недостатков является невозможность использования максимальных конфигурация 1Ш-энуляторов. Ланныя недостаток может быть устранен при построении иш-эмулатороп большой емкости метолом; ГРУППОВОЙ ЭМУЛЯЦИИ. Групповая эмуляция - это эмуляция одним ІіМЛ ЗУ нескольких
- 12 -однородных (например. НІШ) или разнородных (например. НМІ типа "Винчестер" и НГШ) электромеханических ВЗУ. ІДОЛ ЗУ, эмулирующее несколько электромеханических ВЗУ. называется групповым ІШ-эмулятороц. Проведено теоретическое исследование быстродействия группового эмулятора НМЛ типа "Винчестер" и НГШ на основе матричного иМЛ ЗУ. при осуществлении обмена информацией иехлу логическими устройствами в групповом [Ш-энуляторе без участия Ш обеспечивается увеличение быстродействия ресурса внешней памяти
ДО 32%.
Дополнительно быстродействие матричных Ш1Д ЗУ мохет быть повышено за счет применения метода считывания сцепленных информационных страниц. Лля оиенки увеличения быстродействия Ш4Л ЗУ с различной структурой при применении метола считывания сцепленных фис в табл.з приведены выражения для определения среднего времени вволв/выеола. сравнение по быстродействию 1Ш ЗУ с различной структурой при применении метола и без показало, что
Таблица 3
Вырахения лля определения т в 1Ш ЗУ при применении метола
считывания сиелленных ФПС
(И : і - IF/21/F, h. = 1 -ГГ7(2»к)1 /F).
с различной структурой при применении метола и без показало, что увеличение быстродействия составляет: до 76 - для линейных (Ш ЗУ. ло 54 - лля матричных ШЧД ЗУ. до Э5й - для матричных VMA ЗУ с двухпортовым буфером лашшх.
Разработан комплексный метод отображения адресных пространств, учитывающий особенности архитектуры и использования аппаратно-программных методов повышения быстродействия- . 11МЛ ЗУ. данный метол применим лля линейных и матричных !Ш ЗУ. в которых
- ІЗ -
используются метол считывания сцепленных ФИС и/или метол
частичного исключения интерливинга для ШЛ-эмуляторов.
Игнорирование интерливинга при отображении адресных пространств в
НМД-эмуляторах приводит к умєиьиєншо быстродествия ресурса
вневяей памяти, вследствие увеличения количества дополнительных
позиционирования при доступе к логически последовательным ФПС.
Суть метола частичного исключения интерливинга заключается в тон.
что в пределах любого цилиндра эмулируемого НМЛ v а .а є (А ):
1 + 1 і В а - а - I о D f (1-і), где 1А ! - виртулльноє адресное
ні і i+l.i В
пространство. ! - значение Фактора интерливинга. D - функция
1 + 1,1 расстояния при позиционировании из i-n на t * 1-ю <гис При
частичном исключении интерливинга необходимость в дополнительном
позиционировании возникает при а < а и при переходе с
1+1 і цилиндра на иилшшр. отобрагение виртуального адресного
пространства і А » на Физическое адресное пространство ЦМД ЗУ
В ІА !. позволяющее учесть вышеперечисленные особенности построения
ф ' и применения устройства имеет следлошя вид:
b = ta'div(P>R»l«K«)]«I»K K»(a'modI) + M'fa'diviR»l»K)JmodP +
її і і
+ (a'dtvlimodK l . (!) где b є ia ); M - количество
і Ф
циклов управляюпего поля, тгебуешх для выполнения операции
чтения/записи одной то; р - количество ФИС. доступ к которым
может быть инициирован за L циклов управляющего поля; L -
разрядность накопительного регистра; Р = L div М ; К
коэффициент сцепления ФИС (при использовании нетола считывания
сцепленных ФИС K-R, в противном случае. К-і): I - коэффициент
интерливинга і я - количество лмн в плин для' матричного иил ЗУ; а'
- пронормированная виртуэлышй адрес (а'=(а -l)mod - операция целочисленного деления А на В; л rood В - операция Функции, опрелелятаие адреса лмн в ПЛКН и ПЛИН в UM1-накопителе, ииект следуюиия вил; d -- (a -l)div(L»R), (2) е = ta'divtK'IJJmodR. . (3) і і Использование метода комплексного отображения адресных пространств заключается в подстановке конкретных значении констант. зависяаих от особенностей структуры папсминаюиего устройства (R). парметров структуры UMS МС (М. L), дополнительных методов повышения быстродействия (I. К) в выражения <1-3). Четвертая глава посвяшена вопросам практического применения архитектурных методов повышения быстродействия ЦМЛ ЗУ. Разработан оптимизированный по времени выполнения алгоритм утюжения на 26 лля микропрограммой реализации в шчл-аыуляторе СМ5803. позволяющий более чем в шесть раз сократить время выполнения данной операции при отображении адресного пространства НГмд на адресное пространство НМЛ ЗУ (А = 26*г + S . где А - виртузль- виртуэлышй адрес обращения к UMJ ЗУ. Т - требуемая дорожка. S - і і требуемый сектор) по сравнению с операцией универсального микропрограммного умножения. Разработана конкретная реализация комплексного метола отображения адресных пространств лля UMJ-эмулятора СМ5В03. позволяющая сократить время выполнения операций ввода/вывода не менее чем на 62. конкретная реализация архитектуры автономных линейных 1ШЛ ЗУ. не являющихся эмуляторами электромеханических ВЗУ, и применение метола повышения быстродействия за счет аппаратной реализации алгоритмов управления доступом позволила уменьшить среднее время ввода/вывода ФИС по сравнению с инл-энулятором равной информационной емкости не менее чем на 15. Разработана конкретная реализация UM1 ЗУ с матричной структурой. Разработаны алгоритмы выполнения операций многостраничной записи и чтения с программным и прямым доступом для матричного 11МД ЗУ типа "Лонен-9", основанные на принципах и методах управления доступом, разработанных во второй глзве. Проведено экспериментальное исследование и сравнительная опенка быстродействия НГМД, НМД типа "Винчестер" и 11М1 ЗУ чоиен-8". функционирующих в составе микроэвм типа лвкз в среде ОС RTU. Экспериментальные данные (см. табл. 4) показывают, что UM1 ЗУ "Лонен-8" при фущшонировании в среде ОС RTH не обеспечивает вы-' игрыпа по быстродействию по сравнению с НМД тина "Винчестер" при выполнении операций с Файлами малой длины вследствие существования времени подготовки операции, связанного с выполнением системных программ и обслуживанием каталога ВЗУ. В процентном отношении лля операций копирования Файлов в ПИЛ. ЗУ время подготовки составляет- от 37 до 97% от времени копирования Файлов размером 73 и 1 информационных блока, соответственно, экспериментально подтвержден теоретический вывод о необходимости повышения быстродействия линейных UMi ЗУ. предназначенных для замены НМД типа "Винчестер", в вычислительных системах и комплексах, не допускаючих уменьшения быстродействия ресурса внешней памяти. Таблица 4 Оценка времени выполнения Файловых операций для ВЗУ разного типа 840" Примечание. Информационный блок в ОС RT11 равен 512 байтам; m - математическое отдание; D - дисперсия.
определения остатка от деления A m В.Похожие диссертации на Разработка и исследование архитектурных методов повышения быстродействия ЦМД ЗУ
