Введение к работе
Актуальность темы. Вычислительные мощности компьютеров наращиваются постоянно. Сегодня интенсивно ведутся научные исследования в области микроархитектуры процессоров нового поколения. Приоритетной задачей является построение арифметического устройства высокого быстродействия. Актуальной является задача повышения скорости вычислений путем совершенствования устройств на архитектурном уровне.
Одним из подходов к решению этой задачи является использование арифметики разрядных срезов и непозиционной системы счисления – системы остаточных классов (СОК).
Естественный параллелизм устройств, функционирующих на основе СОК, позволяет распараллелить процесс вычислений, как на программном, так и на аппаратном уровне, а модульность и однородность обеспечивает эффективное проектирование структур в сверхбольшом интегральном исполнении (СБИС).
С другой стороны, использование в вычислительном ядре СБИС-процессора реконфигурируемой однородной вычислительной среды (ОВС), то есть среды, аппаратура которой может реконфигурироваться, меняя свои функции, в зависимости от решаемых вычислительной системой задач, позволяет эффективно адаптировать архитектуру системы под структуру решаемой задачи, обеспечивая тем самым высокий уровень скорости вычислений. В общем случае ОВС представляет собой массив вычислительных ячеек структуры, которые объединены регулярными связями. Такая архитектура в силу своей регулярности весьма эффективна при проектировании и производстве устройств. При этом её производительность увеличивается практически пропорционально с увеличением числа ячеек в силу естественного параллелизма их работы.
Данной тематике посвящен ряд работ отечественных и зарубежных ученых – Варшавского В.И., Фета Я.И., Каляева A. B., Каляева И. А.,
Князькова В.С., Flynn M., Moore G., MacSorley L., Salown S. и других.
Однако сдерживающими факторами широкого использования структур с естественным параллелизмом являются отсутствие широкой элементной базы и формальных описаний устройств на языках проектирования аппаратуры. При этом остаются мало изученной возможность организации арифметико-логического устройства на основе динамически реконфигурируемого вычислительного пространства, а не статического, как в большинстве известных процессоров.
Цель диссертационной работы состоит в повышении быстродействия при сокращении аппаратных затрат однородных параллельно-конвейерных СБИС-структур с реконфигурируемой микроядерной архитектурой, выполняющих арифметические операции с фиксированной и плавающей точкой в базисе арифметики разрядных срезов.
Для достижения поставленной цели решаются следующие задачи:
1. теоретическое обоснование и исследование способов выполнения массовых операций мультиоперандного суммирования, умножения, деления и выравнивания мантисс на основе арифметики разрядных срезов;
2. теоретическое обоснование и исследование параллельно-конвейерных реализаций выполнения массовых операций мультиоперандного суммирования, умножения, деления и выравнивания мантисс на основе однородных высокопроизводительных СБИС-структур с реконфигурируемой микроядерной архитектурой;
3. разработка и исследование высокопроизводительного параллельно-конвейерного СБИС-процессора с реконфигурируемой микроядерной архитектурой для высокоскоростной модульной и немодульной арифметической обработки чисел с фиксированной точкой.
Объектом исследования диссертационной работы являются устройства выполнения арифметических операций с фиксированной и плавающей точкой в модулярном и позиционном форматах представления чисел на основе арифметики разрядных срезов, реконфигурируемые микроядерные СБИС-структуры для массовых параллельно-конвейерных арифметических вычислений, а также их характеристики по быстродействию и аппаратным затратам при технической реализации.
Предметом исследования являются способы и устройства ускоренного выполнения арифметических операций, способы организации параллельно-конвейерных СБИС-структур с реконфигурируемой микроядерной архитектурой, а также методы оценки их эффективности.
Соответствие паспорту научной специальности. Область исследования соответствует паспорту специальности 05.13.05 – Элементы и устройства вычислительной техники и систем управления, п. 1 "Разработка научных основ создания и исследования общих свойств и принципов функционирования элементов, схем и устройств вычислительной техники и систем управления" и п. 3 "Разработка принципиально новых методов анализа и синтеза элементов и устройств вычислительной техники и систем управления с целью улучшения их технических характеристик", и паспорту специальности 05.13.15 – Вычислительные машины, комплексы и компьютерные сети, п. 3 "Разработка научных методов и алгоритмов организации арифметической, логической, символьной и специальной обработки данных, хранения и ввода-вывода информации" и п. 4 "Разработка научных методов и алгоритмов организации параллельной и распределенной обработки информации, многопроцессорных, многомашинных и специальных вычислительных систем".
Методы исследования. Для решения поставленных в работе научных задач использованы основы теории чисел, абстрактной и линейной алгебры, дискретной математики, теории проектирования ЭВМ и систем, теории математического моделирования вычислительных устройств и систем, методы и средства экспериментального моделирования СБИС-структур и систем.
Достоверность и обоснованность полученных в работе результатов подтверждается корректностью применения математического аппарата, 6 патентами на новые способы и устройства вычислений в базисе арифметики разрядных срезов [12-17], результатами экспериментальной апробации на ПЛИС разработанных СБИС-структур, по результатам которой получены 2 свидетельства государственной регистрации программ конструирования СБИС-процессоров на языке описания VHDL [18, 19].
Научная новизна диссертационной работы заключается в создании новых способов выполнения массовых параллельно-конвейерных арифметических операций над массивами чисел с фиксированной и плавающей точкой в модулярном и позиционном формате представления чисел в базисе новых операций арифметики разрядных срезов и разработке технических средств их реализации на базе реконфигурируемых однородных вычислительных СБИС-структур и сред. Новыми являются следующие работы:
-
способы выполнения арифметических операций мультиоперандного суммирования, умножения, деления нацело и выравнивания мантисс на основе арифметики разрядных срезов, отличающиеся тем, что операция, выполняемая последовательно над разрядами операндов, заменена параллельно исполняемыми операциями сжатия и анализа разрядных срезов операндов, что по сравнению с известными способами обеспечивает повышение скорости их выполнения;
-
способы организации параллельно-конвейерных СБИС-структур с реконфигурируемой микроядерной архитектурой для выполнения арифметических операций мультиоперандного суммирования, умножения, деления нацело и выравнивания мантисс с фиксированной и плавающей точкой в модулярном и позиционном формате представления чисел в базисе новых операций арифметики разрядных срезов, которые при их технической реализации обеспечивают большее быстродействие и сокращение аппаратных затратах по сравнению с известными аналогами;
-
организация многоядерного СБИС-процессора с реконфигурируемой микроядерной параллельно-конвейерной архитектурой для выполнения арифметических модульных и немодульных операций в базисе арифметики разрядных срезов над числами с фиксированной точкой в позиционной системе счисления и в системе остаточных классов. В отличие от известных аналогов, вычислительное ядро процессора динамически реконфигурируется на необходимое количество микроядер в зависимости от количества и разрядности обрабатываемых операндов путем его микропрограммной настройки, обеспечивая большее быстродействие и сокращение аппаратных затратах по сравнению с известными аналогами.
Основные научные положения, выносимые на защиту:
-
способы выполнения арифметических операций мультиоперандного суммирования, умножения, деления нацело и выравнивания мантисс на основе арифметики разрядных срезов;
-
организация параллельно-конвейерных микроядерных СБИС-структур для выполнения арифметических операций мультиоперандного суммирования, умножения, деления нацело и выравнивания мантисс с фиксированной и плавающей точкой в модулярном и позиционном формате представления чисел на базе предложенных способов;
-
организация динамически реконфигурируемого многоядерного СБИС-процессора для выполнения модульных и немодульных операций над числами с фиксированной точкой.
Практическая ценность результатов диссертационной работы заключается в том, что применение новых параллельно-конвейерных СБИС- структур позволяет повысить скорость выполнения арифметических операций, уменьшить производственные и эксплуатационные расходы на аппаратуру.
Реализация и внедрение. Теоретические и практические результаты диссертационной работы внедрены (что подтверждается соответствующими актами о внедрении): в ФБГОУ ВПО «ВятГУ» (г. Киров) в рамках выполнения проекта по ФЦП «Научные и научно-педагогические кадры инновационной России» (2009-2013 годы), шифр №14.B37.21.0590, проекта по аналитической ведомственной целевой программе Министерства образования науки РФ «Развитие научного потенциала высшей школы» (2009-2010 годы), шифр №2.2.1.1/3302; в ООО "Центр компетенции и обучения" (г. Саров) в рамках выполнения проекта по ФЦП Министерства образования науки РФ «Исследование и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2007-2013 годы», шифр №2012-2.4-07-524-0006-002; в учебный процесс ФБГОУ ВПО «ВятГУ». По результатам исследований предложены способы организации вычислений и технические решения СБИС-процессоров, защищенные патентами на изобретение РФ
[12-17] и свидетельствами об официальной регистрации программы для ЭВМ [18, 19].
Личный вклад. Все основные научные результаты, приведенные в диссертации и сформулированные в положениях, выносимых на защиту, получены автором лично.
Апробация результатов работы. Основные теоретические и практические результаты диссертационной работы обсуждались и докладывались на: двух Международных выставках информационных и телекоммуникационных технологий «CEBIT», Ганновер, Германия, 2011 г., 2013 г.; III, IV, V Испано-Российском Международном форуме по информационным и коммуникационным технологиям, 2010 г., 2011 г., 2012 г.; Международной суперкомпьютерной конференции «Научный сервис в сети интернет», Новороссийск, 2012 г.; XIV Международной конференции «Супервычисления и математическое моделирование», Саров, 2012 г.; IV Международной научной конференции «Суперкомпьютерные системы и их применение (SSA-2012)», Минск, Беларусь, 2012 г.; первом Национальном суперкомпьютерном форуме (НСКФ-2012), Переславль-Залесский, 2012 г.; трех Всероссийских научно-технических конференциях «Общество, наука, инновации», Киров, 2011 г., 2012 г., 2013 г.,; Всероссийской научной конференции «Проведение научных исследований в области обработки, хранения, передачи и защиты информации», Москва, 2011 г.; V сессии научной школы-практикума «Технологии высокопроизводительных вычислений и компьютерного моделирования», Санкт-Петербург, 2012 г.; VI Всероссийской молодежной научно-инновационной школы «Математика и математическое моделирование», Саров, 2012 г.; Всероссийской научно-практической конференции «Высокопроизводительные вычисления на графических процессорах», Пермь, 2012 г.; Международной молодежной конференция «Информационные системы и технологии», Москва, 2012 г.; XI научно-технической конференции «Молодежь в науке», Саров, 2012 г.
Публикации. По материалам диссертационных исследований опубликовано: 11 статей, из них 3 в ведущих рецензируемых журналах из перечня ВАК; 7 тезисов докладов; 6 патентов РФ на изобретение; 2 свидетельства на регистрацию программы для ЭВМ.
Объем и структура диссертации. Полный объем диссертации составляет 119 страниц, в том числе: 69 иллюстраций, 18 таблиц, 7 приложений, список литературы из 141 источников (в том числе 41 авторских).
