Введение к работе
Актуальность. Сегодня сложно найти область человеческой
деятельности, в которой бы не использовались микропроцессоры и
микроконтроллеры. Характеристики всех приборов, в которых они
используются, напрямую зависят от производительности
микропроцессоров, поэтому бурное развитие современной электронной промышленности вызвано именно гонкой за производительностью вычислительных систем.
Другой современной тенденцией развития электроники является создание систем на кристалле (СНК) - готовых устройств, реализованных на одной интегральной схеме, содержащих как вычислительные ядра общего назначения и специализированные вычислительные блоки, так и набор периферийных контроллеров, а также универсализация таких систем, позволяющая расширить спектр применения каждой отдельно взятой СНК. По ряду причин в последнее время увеличения производительности вычислительных систем добиваются наращиванием числа вычислительных ядер, размещаемых на одном кристалле. Однако на практике увеличение числа ядер не даёт желаемого прироста производительности, в результате чего эффективность многоядерных систем, которую можно определить как отношение производительности системы на реальных приложениях к её пиковой производительности, падает с ростом числа ядер. Это связано не только со сложностями, возникающими при оптимизации программного обеспечения под многоядерную архитектуру, выражающимися в неполной загрузке всех вычислительных ресурсов системы, но и с неэффективностью собственно аппаратной части системы, приводящей к частым простоям вычислительных ядер при обмене данными в системе. Для системы с большим числом вычислительных ядер (8 и более) оптимальной является архитектура с ассиметричным доступом к памяти, основным недостатком которой является большое время доступа ядер к удаленным участкам памяти. С увеличением числа ядер и сложности системы растет время, требуемое для обмена данными между ее элементами, обусловленное как увеличением времени доступа ядер к общей накристальной памяти, так и увеличением числа конфликтов между вьгаислительными ядрами при обращении к разделяемым ресурсам системы.
Существует ряд программных и аппаратных методов, позволяющих снизить время простоя ядер при обмене данными с дальней памятью, например увеличение регистрового файла, применение мультитредовой архитектуры ядра и фоновая подкачка данных в локальную память, однако данные методы не позволяют полностью решить проблему простоя ядер при доступе к дальней памяти. Таким образом, эффективность логики разрешения конфликтов и коммутационной логики, связывающей ядра с памятью и между собой становится одним из основных факторов,
влияющих на производительность многоядерной системы. Поэтому в русле общей направленности борьбы за увеличение производительности вычислительных систем выдвигается на первый план и становится весьма актуальной задача оптимизации коммутационной логики в многоядерной системе, в целях снижения общего времени простоя ядер при обменах данными в системе.
Одной из задач, возникающих в процессе разработки коммутационной логики для новой многоядерной системы, является оценка производительности системы и влияния способа соединения элементов системы на ее производительность. Обычно для вновь создаваемой системы, не имеющей близких аналогов, точно оценить ее производительность на реальных приложениях удается только после изготовления кристалла. Это обусловлено тем, что высокоуровневая модель многоядерной системы, как правило, дает описание только её функциональных возможностей, не учитывая при этом ряда особенностей аппаратной реализации системы, существенно влияющих на её производительность, таких, например как топологические расстояния между элементами. Моделирование RTL-описания многоядерной системы позволяет установить точную производительность разрабатываемой системы, однако является очень медленным процессом, что исключает возможность определения производительности системы на реальных приложениях до физического изготовления кристалла. Кроме того для такого моделирования требуется разработка полного RTL-описания системы, что является трудоёмким процессом. Таким образом, у разработчика системы на этапе выбора её архитектуры нет возможности произвести полноценное сравнение нескольких вариантов систем с различной архитектурой с учётом реальных расстояний между элементами системы. Также затруднена оценка влияния на производительность системы изменения расстояний между элементами, которое может иметь место на стадии разработки топологии. Поэтому актуальным является создание средства, позволяющего производить оценку производительности широкого спектра многоядерных архитектур с учетом ряда топологических и функциональных параметров системы, таких как расстояния между элементами и длина вычислительного конвейера используемых в системе ядер.
Другой проблемой процесса разработки многоядерных систем является необходимость многократного проектирования и тестирования коммуникационной логики, связывающей все элементы системы при изменении каких-либо параметров системы, её архитектуры или смене типа используемых в ней вычислительных ядер. В ряде случаев уже на этапе проектирования топологии может быть установлено, что для достижения требуемых характеристик системы необходимо проектирование и
соответственно тестирование нового варианта коммутационной логики. Это является серьезной проблемой в силу большой трудоемкости данных процедур, что помимо прочего может повлечь возникновение ошибок при проектировании коммутационной логики. Таким образом, актуальной и решаемой в данной работе является задача автоматизации процесса создания RTL-описания многоядерной системы.
Еще одной проблемой современных вычислительных систем является задача обмена данными системы с периферийными устройствами. Большая вычислительная мощность современных СНК не приносит пользователю существенной пользы, если скорости обмена системы с внешней средой не хватает для того, чтобы полностью обеспечить все вычислительные ресурсы системы потоком входных данных, либо вовремя выгрузить из системы обработанные данные. В этом случае производительность всей системы в целом будет ограничиваться скоростью обмена данными системы с внешними устройствами. Поэтому при проектировании СНК важной задачей становится обеспечение высокопроизводительного обмена данными проектируемой системы с внешними устройствами. При этом участие собственно вычислительных ядер в процессе передачи таких объёмов данных должно быть минимизировано с целью сохранения вычислительных ресурсов системы, используемых для выполнения основной задачи. Тенденция к универсализации СНК приводит к тому, что проектируемая система должна поддерживать возможность обмена данными по множеству внешних интерфейсов. Использование отдельных (реализованных на отдельной аппаратуре) контроллеров для каждого из этих интерфейсов ведет к перерасходу площади, и что более критично - нехватке выводов кристалла. Соответственно, актуальной, с точки зрения достижения главной цели -повышения вычислительной мощности системы является задача организации высокоскоростного обмена данными системы с широким спектром внешних устройств без отвлечения на это ее вычислительной мощности и с минимальным расходом на эти цели внешних выводов кристалла.
Таким образом, тема диссертационной работы, направленная на решение научной задачи, заключающейся в исследовании и разработке методов повышения производительности интегральных схем многоядерных микропроцессоров на основе повышения эффективности коммутационной логики, является актуальной в рамках обозначенной проблематики.
Целью работы является исследование и разработка методов повышения производительности многоядерных систем путем оптимизации процессов обмена данными как между внутренними элементами системы, так и между системой и периферийными устройствами, а также автоматизация процесса создания RTL-описания разрабатываемой системы.
Для достижения поставленной цели необходимо было решить следующие задачи:
Провести анализ основных причин снижения эффективности многоядерных систем при увеличении числа вычислительных ядер, среди которых: простой вычислительных ядер при обращении к памяти с большим временем доступа; неэффективность стандартных алгоритмов арбитража в случае одновременных пакетных и одиночных обращений к памяти от различных ядер; отвлечение вычислительной мощности системы на процесс обмена данными с внешними устройствами
Разработать аппаратные средства обмена данными между элементами многоядерной системы, позволяющие решить проблему простоя вычислительных ядер при обращении к дальней памяти в системе с ассиметричным доступом к памяти.
Исследовать зависимость эффективности коммутационной логики от используемого в ней алгоритма арбитража и от характеристик потоков обращений
Разработать новый алгоритм арбитража, позволяющий добиться максимальной производительности, за счёт оптимизации процесса обмена данными в многоядерной системе.
Разработать средство оценки производительности разрабатываемой многоядерной системы на ранних стадиях её разработки, учитывающее топологические расстояния между элементами системы.
Автоматизировать процесс проектирования RTL-описания многоядерной системы.
Разработать универсальный контроллер последовательных интерфейсов, способный осуществлять обмен данными с периферийными устройствами с минимальным отвлечением вычислительной мощности системы.
Научная новизна работы заключается в следующих результатах: 1. В результате проведенного анализа изменения производительности многоядерных вычислительных систем при увеличении числа вычислительных ядер установлено, что основными причинами падения эффективности таких систем, определяемыми аппаратной реализацией коммутационной логики, являются: увеличение времени доступа ядер к дальней памяти в ассиметричных системах, увеличение числа конфликтов между вычислительными ядрами, возникающими при обмене данными в системе, нехватка пропускной способности внешних интерфейсов для обеспечения данными всех вычислительных ядер в системе.
Предложен новый принцип размещения элементов очередей обращений, представляющих собой буферную память (FIFO) на физическом пространстве кристалла, обеспечивающий значительное снижение времени простоя ядер при обмене данными в ассиметричной системе.
Установлена зависимость пропускной способности коммутационной логики от используемого в ней алгоритма арбитража и характеристик потоков обращений.
Создан и оптимизирован для схемотехнической реализации новый алгоритм арбитража потоков данных в многоядерной вычислительной системе, одновременно обеспечивающий исключение эффекта оттеснения потоков малой плотности и высокую пропускную способность при пакетном характере обмена данными.
Создана принципиально новая структурная схема контроллера последовательной шины, обеспечивающая функциональное совмещение множества последовательных интерфейсов. Практическая ценность.
Разработан комплекс схемотехнических решений, позволяющих увеличить пропускную способность коммутации, и скорость обмена данными между отдельными элементами системы, который применен в системах на кристалле «1892ВМ7Я» и «NVComOl», разработанных в ГУП НГЩ «ЭЛВИС», что обеспечило 25% увеличение производительности данных систем для приложений ЦОС (в системах применен предложенный в работе комплекс схемотехнических решений, за исключением механизма буферизации чтения).
Разработанный универсальный контроллер последовательных шин применен в разработанной в ГУЛ НГЩ «ЭЛВИС» микросхеме «NVComOl», что значительно расширило спектр применения данной системы за счет увеличения числа поддерживаемых ей периферийных интерфейсов без увеличения числа внешних выводов кристалла и существенных аппаратных затрат.
Разработанное программное обеспечение для оценки производительности многоядерных систем и параметризированное описание многоядерной системы позволили автоматизировать процесс разработки RTL-описания многоядерных систем на кристалле
Положения, выносимые на защиту: 1. Принцип размещения элементов очереди обращений (представляющей собой буферную память типа FIFO), позволяющий более рационально использовать площадь кристалла
и значительно повысить эффективность коммутации в многоядерной системе, заключающийся в разбиении очереди на несколько частей, располагающихся в отдельных буферных элементах, и распределении этих буферных элементов по всему расстоянию от ведущего до ведомого устройства.
Разработанный и оптимизированный для схемотехнической реализации алгоритм арбитража, основанный на динамическом определении характеристик потоков обращений к памяти с переключением к алгоритму наиболее эффективному при текущем сочетании характеристик потоков обращений.
Программное средство для оценки производительности многоядерных систем.
Метод автоматизации процесса проектирования RTL-описания многоядерной системы и созданный на его основе программный пакет, использующий для создания RTL-описания системы параметризированное исходное описание системы, предназначенное для обработки препроцессорами, и специально разработанное средство для оценки производительности проектируемой многоядерной системы.
Структура универсального контроллера последовательных интерфейсов, обеспечивающая за счет введения в него блока логики обмена и блока управления выводами возможность совмещения в одном устройстве функций нескольких контроллеров последовательных шин, что существенно экономит аппаратные ресурсы и число используемых выводов кристалла. Одновременно за счет введения блоков генерации управляющих сигналов и буферизации как записи, так и чтения минимизируется отвлечение вычислительных ресурсов системы на передачу данных. Личный вклад. Все результаты, изложенные в диссертации и
сформулированные в положениях, выносимых на защиту, получены автором лично.
Апробация работы. Основные результаты работы докладывались и представлялись на следующих научно-технических конференциях: Международная научно-техническая конференция "Электроника и информатика", МГИЭТ(ТУ), 2005 г; Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем", Москва, 2005г; Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем", Москва, 2006г; Всероссийская межвузовская научно-техническая конференция "Микроэлектроника и информатика", МГИЭТ(ТУ), 2007 г.; Всероссийская молодёжная конференция "Электроника", МГИЭТ(ТУ), 2007г. (диплом победителя); научная конференция "Современные проблемы
фундаментальных и прикладных наук", МФТИ, 2007г. (диплом победителя); Всероссийская межвузовская научно-техническая конференция "Микроэлектроника и информатика", МГИЭТ(ТУ), 2008 (диплом победителя); Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем", Москва, 2008г; Форум диссертационных работ при Всероссийской научно-технической конференции "Проблемы разработки перспективных микроэлектронных систем", Москва, 2008г;
Результаты данной работы были внедрены и использованы в системах на кристалле «1892ВМ7Я» и «NVComOl», разработанных в ГУЛ НПЦ «ЭЛВИС», предназначенных для цифровой обработки сигналов, решения задач обработки аудио и видео, а так же навигации и связи.
Публикации. По теме диссертационной работы опубликовано 15 научных работ, в том числе 7 статей в периодических печатных изданиях, 3 из которых опубликованы в журналах, входящих в перечень ВАК, 5 тезисов доклада (3 доклада отмечены дипломом победителя), 1 патент на изобретение, 1 научно-технический отчет по НИР (исполнитель), 1 научно-технический отчет по НИОКР (руководитель).
Структура и объём работы. Диссертационная работа состоит из введения, 4 глав, заключения и списка литературы из 102 наименований. Общий объём диссертации составляет 159 страниц, в том числе 4 таблицы и 59 рисунков.
