Введение к работе
Актуальность работы
Тенденции развития технологий производства микросхем с одной стороны, и тенденции развития электроники и вычислительной техники - с другой, предопределили появление сложных устройств типа «система-на-кристалле» (СнК), объединяющих на одной интегральной схеме различные функциональные устройства - микропроцессор, специализированные IP-блоки, аналоговые и радиочастотные модули, модули памяти, периферийные устройства и т.д. Дальнейший прогресс развития технологии производства интегральных схем, степень интеграции которых может достигать сотен миллионов вентилей на кристалле, а минимальные топологические размеры - 45-32 нм, и, в перспективе, 22 нм, потенциально обеспечивает возможность создания СнК новых поколений, обладающих значительно лучшими технико-эксплуатационными характеристиками.
Использование в ядре СнК реконфигурируемых вычислительных систем (РВС), т.е. систем, компоненты которых могут реконфигурироваться, менять свои функции, в зависимости от решаемых вычислительной системой задач, позволяет эффективно адаптировать архитектуру интегральных схем реконфигурируемых вычислительных систем (ИС РВС) под структуру решаемой задачи и тем самым обеспечить максимальный уровень производительности СнК.
Однако существуют факторы, сдерживающие развитие этого перспективного направления. Существующие интегральные схемы (ИС) РВС на фоне гибкости и технологичности архитектуры не обеспечивают требуемых уровней производительности. Наличие данной проблемы является следствием недостаточного количества проведенных исследований в области оптимизации ИС РВС. В свою очередь, широко применяемая методика анализа ИС на основе моделирования предварительно разрабатываемого RTL-описания является трудоемким и долговременным процессом, что определяет низкую эффективность данной методики и, как следствие, недостаточное количество проведенных исследований в области построения эффективных ИС РВС.
Таким образом, актуальной является задача выявления причин, ограничивающих производительность ИС РВС, построения моделей, обеспечивающих быстрый и достоверный системный и функциональный анализ ИС РВС, разработки методики оценки
эффективности ИС РВС на основе разрабатываемых моделей, и разработки методов повышения их производительности с использованием предложенной методики.
Цель работы
Цель работы заключается в разработке и схемотехнической реализации методов увеличения производительности ИС РВС.
Для достижения цели работы было необходимо решить следующие задачи:
Провести анализ факторов, ограничивающих вычислительную мощность ИС РВС и исследование существующих подходов и решений в области повышения производительности ИС вычислительных систем данного класса.
Разработать модель ИС РВС и комплексную методику анализа на системном, функциональном и схемотехническом уровнях.
Определить и сформулировать требования к процессорному элементу (ПЭ) ИС РВС, выполнение которых обеспечит наилучший показатель производительности ИС вычислительных систем данного класса.
Оптимизировать операционные блоки ПЭ в соответствии с разработанными требованиями и разработать структурную схему ПЭ на основе данных блоков.
Разработать и реализовать метод схемотехнической оптимизации вычислений на ИС РВС, основанный на введении поддержки альтернативных вычислений в ПЭ ИС РВС.
Исследовать зависимость времени простоя ИС РВС от количества активных задач и алгоритма их размещения на аппаратуре ИС РВС для различных типов топологии межпроцессорных связей и разработать аппаратные средства обмена данными между процессорными элементами ИС РВС, обеспечивающие снижение времени простоя ИС РВС, связанного с транзитом данных через ПЭ.
Разработать эффективные средства обеспечения динамической частичной реконфигурируемости ИС РВС.
Разработать прототип ИС РВС на основе предлагаемых методов повышения производительности и провести экспериментальную апробация результатов исследований.
Научная новизна работы.
1. Установлены основные причины, ограничивающие
производительность ИС РВС: ограниченная функциональность процессорных элементов (ПЭ), не позволяющая покрыть широкий спектр типовых алгоритмов высокопараллельной потоковой обработки данных, низкая эффективность использования аппаратных ресурсов ИС РВС в случае реализации на ней вычислительных алгоритмов с ветвлениями, простой ИС РВС, обусловленный транзитом данных через неактивные ПЭ к активному ПЭ, длительное время переконфигурирования ИС РВС, невозможность динамической реконфигурации части матрицы процессорных элементов ИС РВС, совмещенной с вычислениями.
2. Предложена методика комплексной оценки эффективности
схемотехнической реализации функциональных элементов ИС РВС, основанная на сравнительном анализе показателя удельной производительности (производительности на единицу площади) ИС РВС, построенных на базе данных элементов.
3. Проведен анализ зависимости эффективности ИС РВС от
параметрических характеристик ПЭ, определены и сформулированы требования к ПЭ ИС РВС, выполнение которых обеспечивает максимальную производительность ИС РВС относительно обработки заданного диапазона прикладных задач потоковой обработки данных.
4. Выявлены механизмы влияния типов функциональных
операторов и вычислительных структур прикладных задач, выполняемых на ПЭ, на производительность ИС РВС, и предложен способ ее повышения, основанный на обеспечении аппаратной поддержки альтернативных вычислений в процессорном элементе системы.
5. Предложен способ обеспечения динамической коммутации ПЭ
ИС РВС на уровне глобального коммутационного ресурса, основанный на интеграции в коммутационную систему глобальных вертикальных и горизонтальных шин и системы реконфигурируемых повторителей, и обоснование возможности его практической реализации.
Практическая значимость работы.
Разработанный комплекс схемотехнических решений, позволяющих увеличить производительность ИС РВС, применен в системе на кристалле «FFX4096», разработанной в ООО ИДМ, что в совокупности обеспечило увеличение производительности реконфигурируемого ядра, входящего в состав СнК «FFX4096», более чем в 4 раза для прикладных задач цифровой обработки сигналов.
Разработанная библиотека конфигурационных настроек ПЭ ИС РВС для наборов прикладных задач, обеспечивающая повторное использование программно-аппаратных блоков интеллектуальной собственности, внедрена в 000 ИДМ, что позволило оптимизировать используемую на предприятии методологию совместного проектирования и верифицирования СБИС класса "система-на-кристалле" на базе реконфигурируемых вычислительных систем и программных средств для реализации прикладных алгоритмов на основе данных систем.
Разработанная методика комплексной оценки эффективности функциональных блоков ИС РВС использована при разработке и модернизации лекционных курсов и лабораторных практикумов, входящих в учебные планы ФЭКТ МИЭТ.
На защиту выносятся положения.
Структурно-функциональная модель ИС РВС, обеспечивающая возможность комплексного анализа ИС РВС, и, построенная на базе данной модели, методика оценки эффективности функциональных элементов ИС РВС.
Структурная схема ПЭ с расширенным функциональным спектром, обеспечивающая одновременную обработку как простых арифметических и логических, так и комплексных мультипликативных функциональных операторов.
Схемотехническая реализация альтернативных вычислений на ПЭ ИС РВС, представляющая обеспечение возможности условного выбора того или иного функционального оператора на ПЭ ИС РВС, и определяющая повышение её удельной производительности.
Оптимизированная топология межсоединений ПЭ ИС РВС, основанная на интеграции в двумерную решетку
взаимосвязанных иерархических двумерных тор-соединений, обеспечивающих гибкость коммутационной системы на уровне регулярных ближних взаимосвязей ПЭ, а также глобальных горизонтальных и вертикальных шин, обеспечивающих эффективность обмена данными между ПЭ на глобальном уровне, и определяющая снижение времени простоя, обусловленного транзитом данных в активные ПЭ ИС РВС. 5. Принцип организации процесса загрузки конфигурационных данных, основанный на обеспечении индивидуального доступа к конфигурационному регистру ПЭ ИС РВС в режиме вычислений, обеспечивающий динамическую частичную реконфигурируемость ИС РВС.
Апробация работы.
Основные результаты работы были представлены на следующих научно-технических конференциях:
Всероссийский молодежный научно-инновационный конкурс-
конференция «Электроника - 2006», МГИЭТ 2006; Всероссийский
молодежный научно-инновационный конкурс-конференция
«Электроника - 2007», МГИЭТ 2007; 52-ая научная конференция «Современные проблемы фундаментальных и прикладных наук» МФТИ 2009; Всероссийская молодежная выставка-конкурс прикладных исследований, изобретений и инноваций, Саратов 2009; Всероссийская межвузовская научно-техническая конференция «Микроэлектроника и Информатика 2009», МГИЭТ 2009; Всероссийская межвузовская научно-техническая конференция «Микроэлектроника и Информатика 2010», МГИЭТ 2010; Международная научно-техническая конференция с элементами научной школы для молодежи «Проектирование систем на кристалле: тенденции развития и проблемы», МГИЭТ 2010.
Публикации
По материалам диссертации опубликовано 10 работ, включая 3 статьи в изданиях, входящих в перечень ВАК, 7 - в специализированном сборнике научных трудов, в материалах, сборниках научных трудов и тезисах докладов научно-технических конференций, 1 научно-технический отчет по НИР, 1 научно-технический отчет по НИОКР.
Структура и объем работы
Диссертация состоит из введения, шести глав и заключения. Объем работы составляет 207 страниц, работа содержит 76 рисунков, 7 таблиц, список цитируемых источников из 88 наименований.
