Содержание к диссертации
Введение
Глава 1. Исследование подходов к оптимизации энергопотребления КМОП СБИС 15
1.1 Классификация источников энергопотребления в КМОП СБИС 15
1.1.1 Динамическая составляющая мощности 15
1.1.2 Статическая составляющая мощности 18
1.1.3 Соотношение между составляющими мощности для различных топологических норм 21
1.2. Систематизация методов снижения энергопотребления на различных этапах проектирования КМОП СБИС 23
1.2.1 Приборно-технологический уровень 23
1.2.2 Схемотехнический уровень 26
1.2.3 Функционально-логический уровень 29
1.2.4 Системный и алгоритмический уровни 34
1.3. Маршруты проектирования с пониженной потребляемой мощностью в современных САПР 39
Выводы 42
Глава 2. Исследование и разработка базовых элементов для энергоэффективных СБИС 43
2.1 Классификация библиотек базовых элементов для создания МОП СБИС43
2.2 Специализированные базовые элементы при построении энергоэффективных КМОП СБИС 44
2.3 Использование нескольких пороговых напряжений (Multi-VTH) 45
2.4. Метод кластерного изменения напряжения питания 47
2.5. Разработка специализированных базовых элементов для СБИС с кластерным изменением напряжения питания 51
2.5.1 Преобразователи уровня сигнала для реализации кластерного изменения напряжения питания. 51
2.5.2 Разработка схем преобразователей уровня сигнала 55
2.5.3 Исследование эффективности преобразователей уровня сигнала со стандартным D-триггером 58
2.5.4 Использование специальных триггеров-преобразователей 61
2.5.5 Схемотехническое моделирование и анализ схем триггеров-преобразователей 65
2.6 Анализ эффективности кластерного изменения напряжения питания 68
2.7 Интеграция преобразователей уровня и триггеров-преобразователей в разрабатываемые СБИС 72
Выводы 75
Глава 3. Методы построения энергоэффективных мобильных устройств с интегрированными функциями защиты информации 76
3.1 Проблемы построения мобильных устройств с ультранизким энергопотреблением 76
3.1.1 Беспроводные сенсорные сети 77
3.1.2 Устройства для радиочастотной идентификации 80
3.2 Вопросы безопасности портативных устройств 81
3.3 Структура системы с функциями защиты информации 82
3.4 Реализация функций проверки целостности и подлинности данных в беспроводных сенсорных сетях 83
3.5 Разработка алгоритмов защиты информации с учетом потребляемой мощности 85
3.5.1 Структура алгоритмов защиты информации 85
3.5.2 Функциональные примитивы для построения блоков защиты информации 88
3.5.3 Разработка подсистемы памяти для СФ-блоков зашиты информации91
3.5.4 Практическая реализация блоков защиты информации 91
3.6 Критерии энергоэффективности алгоритмов защиты информации 93
Выводы 96
Глава 4. Разработка и анализ СФ-блоков защиты информации с интеграцией метода КИНП в маршрут проектирования 97
4.1 Интеграция метода КИНП в маршрут проектирования цифровых СБИС на основе стандартных ячеек 97
4.2. Разработка стандартных цифровых блоков с пониженной потребляемой мощностью 99
4.2.1 Блоки арифметических вычислений 99
4.2.2 Блок памяти типа FIFO 102
4.2.3 Анализ эффективности метода проектирования с пониженной потребляемой мощностью 103
4.2 Использование хэш-функций для обеспечения целостности и подлинности данных 103
4.2.1. Теоретические основы хэширования 103
4.2.2 Хэш-функции MD5 и SHA-1 105
4.2.4 Хэш-функция по ГОСТ Р 33.11-94 107
4.2.5 Сравнительный анализ 107
4.3 Хэш-функции семейства New Hashing 108
4.3.1 Математическое определение функции New Hashing (NH) 108
4.3.2 Модификация NH с использованием модулярной арифметики Polynomial Hashing (PH) 109
4.3.2 Анализ криптографической стойкости рассматриваемых хэш-функций 109
4.3.3 Модифицированная хэш-функция Polynomial Hashing Modified (PHM) 111
4.3.4 Вопросы криптографической стойкости хэш-функции PHM 112
4.4 Разработка аппаратных блоков хэширования данных 113
4.4.1 Аппаратный блок на базе хэш-функции NH 113
4.4.2 Аппаратный блок на базе хэш-функции PH 113
4.4.3 Аппаратный блок на базе хэш-функции PHM 114
4.4.4 Верификация разработанных функциональных блоков 115
4.5 Аппаратная реализация разработанных блоков в базисе технологических
библиотек стандартных элементов 116
4.5.1 Маршрут проектирования блоков защиты информации с оптимизацией энергопотребления 116
4.5.2 Результаты синтеза аппаратных блоков хэширования 117
4.5.3. Характеристики СФ-блоков при проектировании с использованием
метода КИНП 118
Выводы 121
Заключение 122
Список литературы 126
Приложение 135
- Соотношение между составляющими мощности для различных топологических норм
- Разработка специализированных базовых элементов для СБИС с кластерным изменением напряжения питания
- Реализация функций проверки целостности и подлинности данных в беспроводных сенсорных сетях
- Модификация NH с использованием модулярной арифметики Polynomial Hashing (PH)
Введение к работе
Актуальность темы диссертации. С ростом степени интеграции все более важной становится такая характеристика цифровых СБИС как потребляемая мощность. Особенно важно энергопотребление для портативных устройств с автономным источником питания. Методы снижения потребляемой мощности существуют для всех этапов проектирования интегральных схем. Однако для интеграции методов снижения потребляемой мощности в процесс проектирования СБИС с технологическими нормами менее 100 нм требуется разработка принципиально новых маршрутов и методологий проектирования, поскольку изменяется структура энергопотребления схем и важную роль стала играть статическая составляющая мощности.
Распространение миниатюрных устройств беспроводной передачи данных с автономным источником питания, например беспроводных сенсорных сетей, привело к изменению требований к проектированию цифровых устройств. Основными требованиями при построении подобных устройств стали сверхнизкое энергопотребление и минимально возможные размеры устройств, при этом также возникла проблема обеспечения защиты передаваемой в беспроводных сетях информации. Необходимость интеграции средств защиты информации в разрабатываемые устройства обусловлена двумя факторами. Во-первых, принципиальной уязвимостью беспроводного канала связи для перехвата и подмены информации злоумышленником, что приводит к необходимости реализации проверки подлинности данных. Во-вторых, особенностью построения ультрапортативных беспроводных устройств является использование радиопередатчиков малой мощности, что приводит к необходимости реализации средств проверки целостности передаваемых данных.
Обеспечение защиты информации обычно реализуется на базе криптографических функций. Однако применение стандартных криптографических функций, используемых на стационарных устройствах и в проводных сетях, требует от разрабатываемых устройств высокого быстродействия, что вступает в противоречие с требованием к пониженной потребляемой мощности. Поэтому разработка новых энергоэффективных устройств защиты информации на базе МОП СБИС является актуальной и значимой задачей. Для решения данной задачи необходимо разработать методы проектирования цифровых СБИС, учитывающие аппаратные особенности блоков защиты информации, а также специфические
требования, предъявляемые к ультрапортативным устройствам. Данная диссертационная работа посвящена решению указанной проблемы
Цель диссертационной работы состоит в исследовании и разработке методов построения энергоэффективных блоков защиты информации для цифровых СБИС.
Задачи исследования. Для достижения поставленной цели в работе необходимо решить следующие задачи:
1. Систематизировать существующие методы построения
энергоэффективных КМОП СБИС и провести анализ их возможного
применения для построения нанометровых систем на кристалле (СнК) с
учетом особенностей построения блоков защиты информации;
2. Разработать библиотечные элементы, необходимые для реализации
методов снижения потребляемой мощности при проектировании СБИС;
3. Разработать новые сложно-функциональные (СФ) блоки,
реализующие алгоритмы защиты информации, которые позволят
применить предлагаемые подходы к построению энергоэффективных
цифровых МОП СБИС;
-
Разработать маршрут проектирования систем с ультранизкой потребляемой мощностью, который позволит использовать разработанные базовые элементы и учесть специфические технические требования, предъявляемые к устройствам защиты информации;
-
Выработать критерии оценки энергоэффективности алгоритмов защиты информации, которые позволят реализовать требуемый уровень защиты информации при минимальном энергопотреблении;
6. Выполнить апробацию предложенных методов на примере
аппаратной реализации блока защиты информации.
Научная новизна работы состоит в следующем:
1. На основе анализа метода кластерного изменения напряжения
питания выявлена необходимость разработки новых библиотечных
элементов для его реализации и предложен маршрут проектирования
цифровых СБИС с использованием данного метода. Показано, что
данный маршрут может быть эффективно использован при создании
энергоэффективных СБИС.
2. Предложен новый метод хэширования, основанный на
использовании модулярной арифметики и сокращении размерности
операндов, что позволяет обеспечить достаточный уровень защиты
информации при низком энергопотреблении. На базе данного метода
разработан аппаратный цифровой блок проверки целостности и
подлинности данных.
-
На основании анализа структур алгоритмов, используемых функциональных примитивов и требований к объему памяти были предложены общие критерии для оценки энергоэффективности СФ-блоков защиты информации.
-
На основании результатов систематизации методов снижения потребляемой мощности были разработаны специализированные базовые элементы (совмещенные триггеры-преобразователи). Показано, что разработанные элементы могут эффективно использоваться для интеграции метода кластерного изменения напряжения питания в маршрут проектирования энергоэффективных СБИС.
Практическая ценность работы.
1) Предложенный подход к проектированию сложно-
функциональных блоков защиты информации, заключающийся в
использовании метода кластерного изменения напряжения питания и
предварительной оценке алгоритмов защиты информации с точки
зрения энергопотребления конечного устройства, применен при
разработке СФ-блоков проверки целостности и подлинности
передаваемых данных на основе функций хэширования. Используемые
методы позволили снизить энергопотребление на 11% и увеличить
быстродействие на 23%.
2) Разработанный маршрут проектирования и алгоритмы защиты
информации использованы при выполнении НИР на кафедре ПКИМС
Национального исследовательского университета «МИЭТ»:
- «Разработка методов проектирования быстродействующей
элементной базы и систем на кристалле с низкой потребляемой
мощностью для перспективных устройств приема/передачи аналоговой
и цифровой информации», шифр «И-2009-1.1-219-005-009».
- «Исследование принципов создания наноразмерных МОП СБИС и
систем на кристалле» с ультранизкой потребляемой мощностью».
НИР 1.864.08.
3) Разработанный маршрут проектирования использован при
модернизации учебных дисциплин по программе магистерской
подготовки «Проектирование энергосберегающих схем и систем» по
направлению 210100 «Электроника и наноэлектроника» кафедры
ПКИМС Национального исследовательского университета «МИЭТ»:
«Разработка энергосберегающих библиотечных элементов».
«Проектирование энергосберегающих цифровых СБИС».
- «Организация маршрутов проектирования энергоэффективных
схем и систем средствами САПР Synopsys».
Результаты работы внедрены в образовательный процесс в УНЦ «Synopsys» (МИЭТ), использованы в рамках выполнения НИР, проводимых на кафедре ПКИМС НИУ «МИЭТ», что подтверждено актом о внедрении.
4) Получены охранные документы на интеллектуальную собственность (2 свидетельства о регистрации программы для ЭВМ и 1 свидетельство о регистрации топологии ИМС).
На защиту выносятся:
-
Специализированные библиотечные элементы (преобразователи уровня сигнала и триггеры-преобразователи) для реализации метода кластерного изменения напряжения питания (КИНП) в базисе технологической библиотеки 90 нм.
-
Цифровой СФ-блок защиты информации, реализующий функции проверки целостности и подлинности данных, с пониженным энергопотреблением на основе предложенного метода хэширования.
-
Метод полиномиального хэширования (МПХ), основанный на использовании модулярной арифметики и сокращении размерности операндов, что позволяет обеспечить достаточный уровень защиты информации при сниженной потребляемой мощности.
-
Маршрут проектирования энергоэффективных цифровых СБИС на основе метода кластерного изменения напряжения питания с использованием специальных библиотечных элементов.
Апробация работы. Основные результаты работы докладывались на следующих конференциях:
16-я всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика – 2009», Москва, МИЭТ, 2009.
15-я международная научно-техническая конференция студентов и аспирантов «Радиоэлектроника, электротехника и энергетика», Москва, МЭИ, 2009;
Международная научно-технической конференция с элементами научной школы для молодежи «Проектирование систем на кристалле: тенденции развития и проблемы», Москва, МИЭТ, 2010.
17-я всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика – 2010», Москва, МИЭТ, 2010.
ХI Всероссийская научно-техническая конференция молодых ученых и студентов с международным участием «Современные проблемы радиоэлектроники». Красноярск, СФУ, 2009.
Седьмая Международная конференция «Автоматизация проектирования дискретных систем» (CAD DD’10) Минск: ОИПИ НАН Беларуси, 2010.
Третья всероссийская школа-семинар студентов, аспирантов и молодых ученых по направлению «Наноинженерия». М.: МГТУ им. Баумана, 2010
18-я всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика – 2011», Москва, МИЭТ, 2011.
19-й всероссийская межвузовская научно- техническая конференция студентов и аспирантов «Микроэлектроника и информатика – 2012», Москва, МИЭТ, 2012.
20-й всероссийская межвузовская научно- техническая конференция студентов и аспирантов «Микроэлектроника и информатика – 2013», Москва, МИЭТ, 2013.
Публикации. Результаты диссертационной работы отражены в 21 научных работах, в том числе 8 статьях в периодических печатных изданиях, 7 из которых опубликованы в журналах, входящих в перечень ВАК, тезисах 13 докладов на научно-технических конференциях. Получено 2 свидетельства о регистрации программы для ЭВМ и 1 свидетельство о регистрации топологии ИМС.
Структура и объем диссертации. Диссертация состоит из введения, четырех глав, заключения и списка используемой литературы. Диссертация изложена на 134 листах основного текста, включая 54 рисунка и список литературы из 87 наименований.
Соотношение между составляющими мощности для различных топологических норм
Важным результатом масштабирования технологии КМОП СБИС является изменение соотношения между составляющими энергопотребления, которое наглядно представлено на рис. 1.2 [12].
Данные по динамической и статической мощности при изменении топологических норм от 0,25 до 0,045 мкм приведены в табл. 1.1.
За последние годы произошло изменение в балансе энергопотребления и статическая составляющая стала основной в общей структуре потребляемой мощности. Другим важным аспектом является невозможность технологически обеспечить отвод тепла при сохранении текущей тенденции роста потребляемой мощности. Таким образом, для нанометровых СнК необходима разработка новых методов к снижению энергопотребления, которые позволят обеспечить выполнение закона Мура на ближайшие годы.
Систематизация методов снижения энергопотребления на различных этапах проектирования КМОП СБИС
Снижение потребляемой мощности схемы, необходимо влияя на все составляющие энергопотребления. Для динамической мощности, исходя из выражения (1.1), подходы направлены на снижение - частоты синхронизации (f), нагрузочная емкость (CL), напряжение питания (Vdd), переключательная активность ().
Для статической составляющей, основной для технологий более 65 нм, является подпороговая утечка, определяемая выражением (1.4). Основными факторами, влияющими на подпороговые токи утечки, являются топологические размеры транзисторов (W и L), напряжение питания (Vdd) и пороговое напряжение (VTH) [13].
Построение энергоэффективных решений требует использования на всех уровнях проектирования методов снижения потребляемой мощности. Далее рассмотрим уровни проектирования и возможные решения по минимизации потребляемой мощности.
Энергоэффективные базовые элементы создаются на базе стандартных технологических процессов. Наиболее распространенными являются субмикронные технологии КМОП на объемном кремнии.
При масштабировании технологии пропорционально уменьшаются площади, периметры областей транзистора и длина затвора, при этом уменьшаются емкости транзистора. Кроме того, уменьшается напряжение питания. Это уже приводит к уменьшению мощности, потребляемой транзистором.
В рамках базовой технологии возможно создание конструктивно-технологических вариантов МОП-транзисторов, необходимых для создания энергоэффективных базовых элементов. Для уменьшения паразитных емкостей предпочтительным является создание комплементарной структуры с одним карманом, исключаются области охраны в pМОП-транзисторе, делается электростатическая охрана.
Кроме того, проводится оптимизация порогового напряжения МОП-транзисторов для обеспечения большей энергоэффективности. В современных технологиях, начиная с уровня 0,18 мкм КМОП, имеется возможность изготовления МОП-транзистора с двумя значениями порогового напряжения, что обеспечивает совместимость с методом множественных пороговых напряжений на функционально-логическом уровне.
В настоящее время все более широко применяется технология Silicon-on-insulator (SOI). Структура МОП-транзистора, изготовленного по технологии SOI приведена на рис. 1.3.
а) схематическое изображение структуры транзистора;
б) полученный с помощью сканирующего электронного микроскопа вид поперечного сечения [14].
За счет уменьшения емкостей SOI МОП-транзистора удается уменьшить потребляемую мощность, задержки и занимаемую площадь.
При переходе к наноразмерным топологическим нормам также успешно используются технологии на объемном кремнии и SOI. Кроме того, получили развитие структуры с ретроградным легированием, на напряженном кремнии, с двумя и тремя затворами, с обратным затвором. Для технологии SOI используются сверхтонкие активные слои, на которых создаются частично обедненные и полностью обедненные МОП-транзисторы. Современные наноразмерные технологии позволяют на одном кристалле создавать МОП-транзисторы с двумя (а в последнее время и с тремя) значениями пороговых напряжений и двумя (а в последнее время и с тремя) значениями толщины тонкого диэлектрика.
Особый интерес представляет разновидность транзистора с двойным затвором – FinFET транзистора. В этом приборе тонкая кремниевая структура (столбик, вставка – fin) "обернуто" затвором. Выступающая передняя область тела – исток транзистора, выступающая задняя область – сток. Ток протекает в плоскости, параллельной плоскости структуры. Активная ширина прибора равна высоте столбика, и ее можно увеличивать путем параллельного включения многих столбиков.
По своей топологии FinFET не отличается от традиционного МОП-транзистора, за исключением того, что активная область формируется вставками, а не представляет собой плоский прямоугольник. Появилась структура трехзатворного FinFET [15].
Разработка специализированных базовых элементов для СБИС с кластерным изменением напряжения питания
Использование нескольких напряжений питания в методе КИНП так же приводит к проблеме взаимодействия между элементами с различными напряжениями. Преобразователи уровня сигнала для этого метода должны иметь малую задержку и малое энергопотребление, поэтому возникает вопрос какие из преобразователей лучше всего использовать? Рассмотрим несколько вариантов. Стандартный асинхронный преобразователь уровня сигнала (ПС-1)
Базовый подход к преобразованию уровня логического сигнала показан на рис. 2.6.
Низкий входной сигнал данных (IN) и его инверсия (IN) подключены только к n-канальным транзисторам, таким образом, исчезает проблема с напряжением на затворе p-канального транзистора. Логическая единица обеспечивается за счет обратной связи.
Если нигде в схеме нет соответствующей инверсии данных, то инвертор создается внутри ячейки (как показано на рисунке), что приводит к увеличению энергопотребления и площади, из-за необходимости трассировки двух значений напряжения питания и разделения n-карманов между ними. Универсальная применимость этого преобразователя теряется из-за дополнительного ограничения VDD,high VDD,low, хотя в теории для асинхронного преобразователя уровня сигнала, возможно преобразование в двух направлениях, как из высокого в низкий, так и из низкого в высокий [42].
Асинхронный преобразователь уровня сигнала на проходных транзисторах (ПС-2)
На рисунке 2.7. показан асинхронный преобразователь уровня сигнала, работа которого основана на проходных транзисторах.
Если у нас на входе (IN) логическая единица (vdd_L), то из-за проходного транзистора T_1 узел N_1 может зарядится только до напряжения равного: VDD,low - VTH. Обратная связь через p-канальный транзистор T_3 обеспечивает высокое значение напряжения (vdd_H) на затворе транзистора T_2, что позволяет избежать высокого значения токов короткого замыкания. Проходной транзистор в свою очередь закрывается. Когда на входе логический ноль, то узел N_1 свободно разряжается до нуля, а проходящая дальше единица закрывает транзистор T_3.
Предложенное решение отличается от стандартного варианта (ПС-1) тем, что позволяет значительно уменьшить размер преобразователя уровня. Другим его важным преимуществом является более высокое быстродействие, а также меньшие сквозные токи, по сравнению с ПС-1.
Скорость работы такого преобразователя уровня сигнала ограничивается скорость разрядки узла N_1 через проходной транзистор T_1, с одной стороны и петлёй обратной связи через транзистор T_3, с другой стороны. Верхний p-канальный транзистор находящийся всегда в открытом состоянии ослабляет влияние обратной связи и ускоряет передачу высокого значения напряжения. Основной недостаток данного преобразователя заключается в том, что ему в любом случае требуется две шины питания [43]. Это приводит к тем же проблемам что и для стандартного преобразователя уровня сигнала. Другой недостаток — это жесткое ограничение VDD,high VDD,low. Если напряжение VDD,low, будет больше чем VDD,high, то проходной транзистор будет открыт, и через входную линию будет течь ток от входа (vdd_L) к нише питания vdd_H. Поэтому данный преобразователь также не может быть использован для произвольно меняющегося напряжения, но для метода кластерного изменения напряжения он подходит. Альтернативный асинхронный преобразователь уровня сигнала (ПС-3)
Принцип работы альтернативного асинхронного преобразователя уровня сигнала с обратной связью (рис. 2.8) примерно такой же, как и у предыдущей схемы (рис. 2.7). Сигнал низкого значения напряжения в узле N_1 управляет инвертором, состоящим из транзисторов T_1 и T_2. Если в узле N_1 сигнал логической единицы, то напряжение питания для этого инвертора, будет меньше чем vdd_H за счет падения напряжения на диодном включении транзистора T_3.
В случае, когда в узле N_1 будет сигнал логического нуля, n-канальный транзистор закроется, р-канальный откроется и на вход следующего инвертора придет напряжение, а на выходе мы получим значение логического нуля которое и активирует обратную связь, обеспечивающую первый инвертор полным значением напряжения VDD,high.
Применение данного конвертора скорей ограниченно разностью между VDD,high и VDD,low. Если разность будет довольно большой, то её сложно будет скомпенсировать значением порогового напряжения транзистора T_3. Зависимость от порогового напряжения делает данный преобразователь уровня сигнала сильно зависимым от технологии.
Разработка библиотечного элемента на основе данного схемотехнического решения (ПС-3), позволяет значительно сократить площадь, занимаемую преобразователем уровня, поскольку он может быть реализован с единственной шиной питания. Другим отличием от стандартных решений данного преобразователя является то, что преобразование сигнала может осуществляться в обоих направлениях, однако разница напряжений не должна быть существенно больше, чем падение напряжения на диодном включении транзистора T_3 [44].
Реализация функций проверки целостности и подлинности данных в беспроводных сенсорных сетях
Основой реализации операции проверки целостности и подлинности передаваемой информации являются хэш-функции. Хэш-функция ставит в соответствие сообщению любой длины цифровую подпись определенной длины. Эта подпись может быть использована для проверки целостности сообщения. Хэш-функция, включающая определенный секретный ключ, называется кодом подлинности сообщения (MAC). И позволяет обеспечить проверку не только целостности, но и подлинности сообщения. Семейство универсальных хэш-функций [61] обеспечивает доказуемый уровень безопасности и может быть использовано для построения MAC с определенным уровнем защищенности, т.е. границы вероятности успешной атаки с учетом величины вычислительных мощностей, которыми обладает атакующий. Таблица 3.2 обобщает основные характеристики стандартных хэш-функций.
Каждая хэш-функция предполагает фиксированный размер входных данных. Более длинные входные строки разделяются, а более короткие дополняются до необходимой длины. Размер куска определяет величину подписи, и не зависит от длины исходного сообщения. Хэш-функции MD4 и MD5[62], а также описанные в SHS SHA-1, SHA-256 и др. относятся к общей группе алгоритмов. MD2, MD4, MD5 и SHA-1 используют похожие функциональные блоки с небольшими различиями в параметрах. Несмотря на недавние успешные атаки на SHA-1 она по-прежнему широко используется также, как и MD5 и MD4 [63].
NH является новым семейством хэш-функций для проверки подлинности (UMAC) и основывается на модульном целочисленном умножении и сложении. PH семейство хэш-функций с более сильной защитой, чем NH, и может быть использовано вместо него. Оно было специально разработано для реализации в устройствах с УНЭП, и основано на модульном полиномиальном сложении и умножении. NH и PH определены для любого блока фиксированного размера. Для наших задач полагаем, что блок равен 64 бит.
В данном разделе рассматриваются такие характеристики алгоритмов как структура, функциональные примитивы и объем памяти для хранения данных соотносятся с энергопотреблением. Исходя из этого можно сформулировать рекомендации для разрабатываемых алгоритмов, которые обеспечат минимальную мощность для конечных устройств.
Учет структуры алгоритмов при разработке блоков защиты информации может показать возможность реализации алгоритма в параллельной и последовательной структуре. Выбор способа реализации (последовательная и параллельная обработка) напрямую связан с минимизацией площади схемы, и таким образом с потребляемой мощностью.
Масштабируемость
Данный параметр определяет возможность масштабирования алгоритма, то есть его реализации с последовательной обработкой, так и в параллельной, с точки зрения эффективности работы. В некоторых реализациях, например криптографии с открытым ключом масштабируемость также может заключаться в повторном использовании блоков обработки для работы с операндами большей разрядности, например 1024 разрядный блок для работы с 2048 разрядными операндами. Итеративная структура раунда для большинства блочных шифров сама по себе указывает на возможность масштабируемости, которая может обеспечиваться эквивалентностью вычислительных раундов, тогда необходима единственная аппаратная реализация блока вычислений раунда. Последовательная обработка возможна для алгоритмов RC5 и RC6, с учетом небольших изменений для последнего раунда, а также для большинства других блочных шифров [64].
СФ-блоки защиты информации на основе схем с открытым ключом реализуются на операциях с целым числами или многочленами большой размерности [65], которые можно свести к последовательной обработки, через операцию сокращения размерности. Введение этих операций дополнительно усложняет схему, которая затрудняет последовательную обработку с определенного момента и приводит к росту требований к памяти. Наибольшая проблема в последовательной обработке заключается в том, что время работы зависит по кубической зависимости от размера операнда в большинстве алгоритмов с открытым ключом. Очень важно правильно определить оптимальное соотношение между аппаратными затратами и возможностями для последовательной обработки данных.
Модульность
Данное понятие очень близко к понятию масштабируемости, но к типу блоков, обрабатывающих данные, которые будут воспроизводиться для параллельной обработки или задачи повышения производительности. Рассмотрим в качестве примера алгоритм NtruEncrypt [66], который обладает хорошей модульностью. Основные операции можно представить в виде вычислений с помощью 8-разрядных полиномиальных коэффициентов. Организуя особым образом доступ к памяти с этими коэффициентами возможно выполнять вычисления параллельно. Так как хранение операндов занимает большую часть площади схемы, то масштабирование числа параллельных арифметических блоков приводит к небольшому росту общей площади и потребляемой мощности. С другой стороны, значительно уменьшается число тактов, необходимых для вычислений, а задержка критического пути не изменяется.
Регулярность
Определяется как степень схожести модулей, на различных уровнях параллелизации. Для уровня логики регулярные структуры позволяют добиться эффективной параметризации и повторного использования, в тоже время нерегулярные схемы часто требует ручной доводки проекта. На алгоритмическом уровне степень регулярности можно представить в виде единообразия операций необходимых для выполнения задачи, так как сложные операции содержат множество различных простейших операций, что и определяет их нерегулярность. Схема Рабина [67], NH, PH использую высоко регулярные алгоритмы. Все они основаны на использовании простейших функций.
Соотношения мощность-энергия.
Энергия равна произведению мощности на время работы устройства. Увеличение степени параллелизации увеличивает потребляемую мощность, но в тоже время снижает время вычислений. Такое соотношение влияет на всю структуру. Оптимальная точка может быть найдена моделированием потребляемой энергии как функции параллелизации. Качественной метрикой, которая позволит оценить энергоэффективность устройства защиты информации энергия, затрачиваемая на обработку бита данных (Дж/бит). Она описывает величину энергии, затрачиваемую на кодирование одного бита сообщения. Эта метрика может быть использована для анализа энергоэффективности криптосистем эквивалентного уровня защиты. При этом она не зависит от длины операндов.
Модификация NH с использованием модулярной арифметики Polynomial Hashing (PH)
Автором предложена модификация функции PH, основанная на необходимости уменьшении длины хэш-суммы, что обусловлено двумя причинами. Во-первых, хэш-сумму необходимо передавать вместе с данными, таким образом, чем короче метка, тем меньше энергии будет потребляться для ее передачи. Энергия, потребляемая во время передачи одного бита больше чем энергия, затрачиваемая на вычисление всего хэша в узле беспроводной сети. Энергия необходима для передачи метки пропорциональная его разрядности. Другой причиной является то, что размер метки определяет количество триггеров необходимых для хранения метки. Исходный алгоритм NH и PH требуют наличия в схеме большего числа триггеров из-за двойной длины хэша. В данной конструкции требования к объемы памяти и передаваемым данным снижаются, с помощью сокращения степени многочлена, которая соответствует размеру блока, таким образом размер хэш-суммы снижается в 2 раза.
Ниже дадим формальное определение PHM:
Зададим M = (m1, …. , mn) и K = (k1, …. , kn), где mi, kiОGF(2w) и для любого n 2, и для неприводимого многочлена p степени w в GF(2). Тогда PR определяется следующим образом:
Отметим, что в оригинальной конструкции NH отсутствует приведение по модулю, которое предлагалось и в более ранних решениях (MMH [82], SQUARE [83]) так приведение довольно сложно для программной реализации, и приводит к росту вычислений, поскольку необходимо выполнять деление и вычисление остатков. Но в аппаратной реализации (особенно для таких многочленов низкого порядка) она достаточно эффективна. Сокращение является составляющей частью вычислений и приводит только добавлению простейшего вычитания на каждом шаге.
В данном разделе будут рассмотрены теоретические основы криптографической стойкости предложенной автором функции PHM, и будет доказано сохранение уровня защиты информации:
Теорема. Для любых целых n 2 и w 1, PHM [n,w] является универсальной для n строк равной длины.
Данная теорема в которых используются функции PHM, можем математически доказать и определить количество, так что злоумышленник не может фальсифицировать наше сообщение, с лучшей вероятностью, чем случайным выбором значения хэша, из всех допустимых значений.
Доказательство. Пусть M и M отдельные элементы множества A равной величины. Нам необходимо показать, что
Используя доказательство теоремы 2 за исключением того, что используется арифметика над GF(2W) вместо Pw. Похожие преобразования приводят нас к
Поскольку т2 т 2 , то (т2 - т 2) не может быть равно нулю и существует его инверсия в GF(2W). Таким образом существует только одно ki є GF(2W), удовлетворяющее выражению.
Общая структура функционального блока, реализующего хэш-функцию NH (рис. 4.5) соответствует выражению (4.1). Входные данные разбиваются на блоки m размерности w, и вместе с ключами подаются на вход блока. Четные (m2i) и нечетные (m2i-1) блоки данных складываются с ключами (K2 и K1), а полученные суммы перемножаются. Результат перемножения складывается с накопленной суммой предыдущих итераций, с помощью последнего сумматора.
Представлена структурная схема функционального блока, реализующего хэш-функцию PH. Работа блока в целом соответствует блоку NH, но полноценные сумматоры заменены на блоки «исключающее ИЛИ», согласно выражению (4.2). Промежуточная хэш-сумма храниться в накопительном регистре, и используется на последующих итерациях.
Для реализации блока проверки целостности подлинности данных на базе хэш-функции PHM в схему блока функции PH, согласно выражению (4.3), необходимо добавить блок приведения по модулю, что приведет к необходимости разделения сумматора и умножителя на последнем этапе вычислений, что приводит к появлению дополнительного блока «исключающее ИЛИ» и накопительного регистра. Накопительный регистр в блоке умножителя обеспечивает хранение частичных произведений при выполнении перемножения. В блоке финишного сумматора накопительный регистр используется для хранения промежуточной хэш-суммы. Структурная схема блока представлена на рис.4.7.
В рамках выполнения диссертационной работы были разработаны высокоуровневые описание функциональных блоков, реализующих хэш-функции NH, PH, PHM.
Для создания описаний использовался язык Verilog и структурные схемы, представленные выше. Для моделирования Verilog-описаний использовался пакет Active-HDL.
Аппаратная реализация разработанных блоков в базисе технологических библиотек стандартных элементов 4.5.1 Маршрут проектирования блоков защиты информации с оптимизацией энергопотребления
На основе рассмотренных в предыдущих главах вопросах построен следующий маршрут проектирования устройств защиты информации с пониженной потребляемой мощностью (рис.4.8).
Отметим ключевые особенности данного маршрута:
1. Учет требований к уровню защиты информации. При выборе алгоритма необходимо учитывать целевое назначение разрабатываемого устройства и максимально допустимое энергопотребление. При выборе принимать во внимание размерность операндов, простоту структуры алгоритма, возможность реализации последовательной или параллельной обработки данных.
2. В зависимости от состава и параметров элементов библиотеки стандартных элементов делается выбор в пользу того или иного алгоритма.
3. При построении устройств типа узлов сенсорных беспроводных сетей, для которых характерна низкая частота работы, и поэтому статическая составляющая может существенно влиять на общее энергопотребление уже при технологиях уровня 0,13 мкм. Данная особенность приводит к необходимости использования методов оптимизации статической составляющей мощности. В рамках разработки блока проверки целостности и подлинности данных был выполнен логический синтез средствами САПР Synopsys Design Compiler по маршруту, предложенному в предыдущих частях работы. Для синтеза использовались верифицированные Verilog-описания функциональных блоков, реализующих хэш-функции NH, PH и PHM, технологическая библиотека 90 нм [84]. Результаты синтеза представлены ниже в таблице 4.1
