Содержание к диссертации
Введение
1 Анализ существующих методов и устройств защиты от ошибок синхронизации в каналах периферийных устройств ЭВМ 11
1.1 Классификация и анализ ошибок в каналах периферийных устройств ЭВМ И
1.2 Классификация методов исправления вставок и выпадений бит 15
1.3 Анализ методов и устройств синхронизации в каналах со вставками и выпадениями бит 18
1.3.1 Методы и устройства, основанные на самосинхронизирующихся свойствах помехоустойчивых кодов 18
1.3.2 Методы и устройства, основанные на вставке синхроинформации в поток данных 26
1.4 Выводы 34
2 Разработка метода и алгоритмов исправления ошибок синхронизации в каналах периферийных устройств ЭВМ 36
2.1 Постановка задачи повышения достоверности исправления ошибок синхронизации 36
2.2 Описание структуры синхросигнала, применяемого для исправления ошибок синхронизации 39
2.2.1 Свойства m-последовательностей, позволяющие использовать их в качестве односимвольного синхросигнала 39
2.2.2 Использование односимвольного синхросигнала в каналах с (с1,к)-ограничениями 42
2.3 Метод исправления ошибок синхронизации с использованием двусторонней оценки локатора синхрослова 49
2.4 Мажоритарный метод нахождения величины компенсационного сдвига 53
2.5 Функциональная организация блока вычисления компенсационного сдвига 57
2.6 Алгоритм параллельного поиска существенного локатора символа синхропоследовательности 70
2.7 Выводы 75
3 Разработка устройства исправления ошибок синхронизации в каналах периферийных устройств ЭВМ 77
3.1 Структурная и функциональная организация устройства исправления ошибок синхронизации 77
3.2 Блок нахождения существенного локатора 81
3.3 Блок разрешения записи в буферное ОЗУ 88
3.4 Оценка сложности и быстродействия устройства исправления ошибок синхронизации 90
3.5 Выводы 92
4 Исследование достоверности исправления ошибок синхронизации с помощью имитационного моделирования 93
4.1 Описание модели источника ошибок 93
4.2 Принципы имитационного моделирования УИОС и организация программной модели 95
4.3 Оценка значений параметров УИОС, обеспечивающих наибольшую достоверность исправления ошибок синхронизации 98
4.4 Анализ характеристик достоверности исправления ошибок синхронизации с помощью УИОС 104
4.5 Выводы. 108
Заключение 110
Список литературы
- Анализ методов и устройств синхронизации в каналах со вставками и выпадениями бит
- Свойства m-последовательностей, позволяющие использовать их в качестве односимвольного синхросигнала
- Оценка сложности и быстродействия устройства исправления ошибок синхронизации
- Оценка значений параметров УИОС, обеспечивающих наибольшую достоверность исправления ошибок синхронизации
Введение к работе
Актуальность работы. Развитие современных электронных вычислительных машин предъявляет все большие требования к объемам хранимой и передаваемой информации. Увеличение объемов информации неизбежно ведет к повышению скорости передачи информации и плотности ее записи на магнитные и оптические носители, что, в свою очередь, повышает уровень ошибок при приеме и воспроизведении информации.
Особым типом ошибок, имеющим место в каналах периферийных устройств ЭВМ (внешних запоминающих устройств, модемов и радиомодемов, беспроводных адаптеров и т.д.), являются ошибки типа вставок и выпадений бит. Примерами каналов со вставками и выпадениями бит являются тракты записи-чтения цифровых накопителей на магнитных и оптических дисках, а также последовательные каналы передачи данных. Такие ошибки являются следствием проскальзываний в выделении тактового сигнала схемой фазовой автоподстройки частоты (ФАПЧ), являющейся частью выделителя сигнала. Эти проскальзывания вызываются протяженными дефектами поверхности носителя в системах хранения информации на магнитных и оптических дисках, или пакетами импульсных помех в системах передачи данных. При этом одновременно порождаются протяженные пакеты аддитивных ошибок. Неисправленная одиночная вставка или выпадение даже одного символа на выходе выделителя сигнала приводит к сдвигу информационной последовательности и образованию протяженного пакета остаточных аддитивных ошибок на выходе декодера канального кода, причем этот пакет распространяется до конца блока данных (сектора или кадра). Такие протяженные пакеты аддитивных ошибок, как правило, не могут быть исправлены помехоустойчивыми кодами из-за недостатка кодового расстояния.
В каналах периферийных устройств ЭВМ на практике обычно используется метод FEC+ARQ, требующий повторной передачи (чтения) целого блока данных при отказе от декодирования помехоустойчивого кода. В связи с этим ошибки синхронизации приводят к задержкам воспроизведения информации, особенно нежелательным в системах реального времени и мультимедиа-приложениях. Тем не менее, задаче исправления ошибок, вызванных вставками и выпадениями бит, уделялось недостаточное внимание по сравнению с задачей исправления аддитивных ошибок.
Задача исправления ошибок синхронизации в каналах со вставками и выпадениями бит разделяется на подзадачи обнаружения, локализации ошибок синхронизации и выполнения компенсационного сдвига принятой информационной последовательности, а затем исправления пакетов остаточных аддитивных ошибок с помощью помехоустойчивого внешнего кода. Чем точнее будет локализована ошибка синхронизации, т.е. чем с большей точностью будет найдено ее положение в потоке данных, тем меньшей будет длина пакета остаточных аддитивных ошибок, порожденного в результате выполнения компенсационного сдвига, и тем больше будет вероятность исправления ошибок в слове внешнего помехоустойчивого кода и, следовательно, выше будет достоверность исправления ошибок синхронизации. Мерой достоверности исправления ошибок синхронизации принято отношение числа блоков данных, успешно исправленных внешним помехоустойчивым кодом, к общему числу принятых (считанных) блоков, поврежденных ошибками синхронизации.
Таким образом, достоверность исправления ошибки синхронизации определяется точностью ее локализации и, в конечном итоге, возможностью исправления остаточного пакета аддитивных ошибок помехоустойчивым кодом.
Проскальзывания в выделении тактового сигнала из принятой последовательности, порождающие ошибки синхронизации на выходе выделителя, часто являются следствием дефектов носителя или импульсных помех в физическом канале, которые одновременно вызывают протяженные пакеты аддитивных ошибок. Поэтому решение задачи точной локализации и исправления ошибок синхронизации усложняется наличием в канале группирующихся фоновых аддитивных ошибок.
Известны кодовые конструкции с самосинхронизирующимися свойствами, позволяющие использовать их для исправления ошибок синхронизации. Код без запятой (CFC) и его модификации позволяют обнаруживать ошибки синхронизации, но требуют большого времени для восстановления синхронизации. Коды Левенштейна и подобные им позволяют обнаруживать и исправлять ошибки синхронизации и аддитивные ошибки, но не могут быть применены на практике из-за малого количества исправляемых ошибок и отсутствия приемлемых алгоритмов декодирования. Также известны коды, удовлетворяющие ограничениям канального кодирования (такие как SECM-коды), основным недостатком которых является неспособность исправлять ошибки синхронизации, сопровождающиеся пакетами аддитивных ошибок.
Известны разнообразные методы исправления ошибок синхронизации, основанные на внесении в передаваемую информационную последовательность специального регулярного синхросигнала в целях обеспечения возможности восстановления синхронизации. Общими недостатками этих методов, в зависимости от типа используемого синхросигнала, являются или большое время восстановления синхронизации, или низкая точность локализации ошибок синхронизации. Недостатком методов, использующих синхроинформацию в виде односимвольного синхросигнала, является низкая точность локализации ошибок синхронизации, если они сопровождаются пакетами аддитивных ошибок. Это приводит к возникновению протяженных пакетов остаточных аддитивных ошибок на выходе декодера канального кода, и, следовательно, к снижению достоверности исправления ошибок.
В связи с этим актуальной является научно-техническая задача повышения достоверности исправления ошибок синхронизации на фоне группирующихся аддитивных ошибок.
Диссертационная работы выполнена в рамках тематического плана госбюджетных НИР по Единому заказ-наряду Госкомвуза РФ Курского государственного технического университета, а также по хозяйственному договору 1.37.02 «Разработка программных средств обработки измерительной информации». Исследование поддержано грантом Минобразования РФ по фундаментальным исследованиям в области естественных и точных наук (грант Е02-2.0-81, 2003-2004 гг.).
Целью работы является разработка методов, алгоритмов и устройства исправления ошибок синхронизации на фоне группирующихся аддитивных ошибок.
В связи с этим решаются следующие задачи:
-Анализ известных методов и устройств исправления ошибок синхронизации в каналах со вставками и выпадениями символов.
-Создание метода и алгоритмов, позволяющих с высокой достоверностью исправлять ошибки синхронизации на фоне группирующихся аддитивных ошибок.
-Разработка структурной и функциональной организации устройства исправления ошибок синхронизации (УИОС).
-Исследование достоверности исправления ошибок синхронизации устройством УИОС с помощью имитационного моделирования на ЭВМ. Научная новизна.
1. Создан метод мажоритарного нахождения величины компенсационного сдвига при двусторонней оценке локатора синхрослова, позволяющий повысить точность локализации и достоверность исправления ошибок синхронизации на фоне группирующихся аддитивных ошибок за счет многократной избыточной оценки локатора синхрослова.
2. Разработана функциональная организация блока вычисления величины компенсационного сдвига, позволяющая выполнить экономичную аппаратную реализацию УИОС и уменьшить длину пакета остаточных аддитивных ошибок.
3. Разработан алгоритм параллельного поиска существенного локатора символа синхропоследовательности, основанный на быстром нахождении элемента очереди с наибольшим весом и позволяющий сократить время, необходимое для вычисления существенного локатора символа синхропоследовательности и повысить быстродействие УИОС.
Практическая ценность.
1. Разработаны структурная и функциональные схемы устройства исправления ошибок синхронизации в каналах периферийных устройств ЭВМ с использованием мажоритарного метода нахождения величины компенсационного сдвига.
2. Показана возможность встраивания данного устройства в структуру информационного тракта существующих систем передачи и хранения информации. На основе канальных кодов EFM и EFM+, применяемых в ВЗУ на оптических дисках, сконструированы модифицированные канальные коды MEFM и MEFM+, содержащие односимвольный синхросигнал для целей исправления ошибок синхронизации и удовлетворяющие ограничениям существующих канальных кодов. Сконструированные коды могут быть применены в современных ВЗУ на оптических дисках с целью защиты от ошибок синхронизации.
3. Разработана и исследована на ЭВМ имитационная модель устройства, позволяющая оценить достоверность исправления ошибок синхронизации и ее зависимость от уровня фоновых аддитивных ошибок. В соответствии с полученными результатами установлено, что встраивание УИОС в приемный тракт канала передачи или воспроизведения информации позволяет повысить достоверность исправления ошибок синхронизации, снизив долю неисправленных ошибок синхронизации на 1-3 порядка при
вероятности ошибки синхронизации 10 3-10 5 на бит. Это позволяет снизить вероятность ошибки блока в каналах со вставками и выпадениями бит на 1-4 порядка.
Основные технические решения защищены патентом РФ № 2224282.
Реализация и внедрение. Результаты работы были использованы в ЗАО «Агентство сетевых технологий» (г. Москва), компании Acuvision (Великобритания), внедрены в учебном процессе Курского государственного технического университета.
Методы исследования базируются на аппарате теории вероятностей и математической статистики, численной математики, теории помехоустойчивого кодирования, имитационного моделирования, теории проектирования ЭВМ, теории автоматов.
Апробация работы. Основные положения диссертационной работы докладывались и получили положительную оценку на Международных и Российских конференциях: МНТК «Распознавание-99», «Распознавание-2001», «Распознавание-2003» (г.Курск, 1999, 2001, 2003 гг.); МНТК «Медико-экологические информационные технологии» (г.Курск, 2000 г.); РНТК «Интеллектуальные и информационные системы» (г.Тула, 2000 г.); РНТК «Новые информационные технологии» (Крым, 2001, 2002 гг.); МНТК «Проблемы передачи и обработки информации в сетях и системах телекоммуникаций» (г.Рязань, 2001 г.); на научно-технических семинарах кафедры «Вычислительная техника» Курского государственного технического университета с 1999 по 2004 гг.
На защиту выносятся следующие положения:
1. Мажоритарный метод нахождения величины компенсационного сдвига при двусторонней оценке локатора синхрослова.
2. Функциональная организация блока вычисления величины компенсационного сдвига.
3. Алгоритм параллельного поиска существенного локатора.
4. Результаты исследования на имитационной модели УИОС характеристик достоверности исправления ошибок синхронизации
Области возможного использования. Результаты диссертационной работы могут быть использованы для повышения достоверности воспроизведения или приема информации в системах хранения и передачи информации с высоким уровнем ошибок синхронизации, в том числе ВЗУ ЭВМ на магнитных и оптических дисках с высокой плотностью записи, в беспроводных периферийных устройствах, в сетях ЭВМ, использующих беспроводные технологии, в системах пакетной радиосвязи, в системах космической связи.
Анализ методов и устройств синхронизации в каналах со вставками и выпадениями бит
Для определения максимального числа слов, которое может содержать самосинхронизирующийся код, используется понятие класса эквивалентности [9], под которым понимается группа слов, полученных друг из друга путем циклических сдвигов. Очевидно, что для любого кодового слова из N символов количество слов в его классе эквивалентности не может превышать N. Словарь самосинхронизирующегося кода не может содержать двух слов из одного класса эквивалентности. Классы эквивалентности, содержащие менее чем N кодовых слов, называются вырожденными. Эти классы могут образовываться, например, чередующимися символами при четном N, например для JV=4 существует класс эквивалентности, состоящий из двух слов: 1010 и 0101. Слова из вырожденного класса эквивалентности не могут содержаться в словаре самосинхронизирующегося кода, т.к. в этом случае становится невозможным отличить сдвиг на цикл от сдвига меньшей длины.
Таким образом, самосинхронизирующимся свойствами будет обладать код, не содержащий никаких двух слов из одного класса эквивалентности и не содержащий слов из вырожденных классов эквивалентности.
В 1958 году Голомб, Гордон и Уэлш [10] предложили концепцию кода без запятой (Comma free code, CFC). В таком коде никакой стык двух последовательно соединенных кодовых слов не может являться кодовым словом, т.е. если а (аі,а2,...,йп) и b = (6і,&2 ...,„) являются кодовыми словами кода без запятой С, то никакое слово вида (ar,...,an,bi ,..., ), 2 г п не может быть кодовым словом кода С.
Пример системы исправления ошибок цикловой синхронизации с использованием кодов без запятой описан в [11]. Приведенная система использует модифицированный циклический код без запятой. Модификация исходного циклического помехоустойчивого кода может производиться путем побитового суммирования его по модулю 2 со специальным образом выбранной двоичной последовательностью. Кроме того, это можно реализовать путем предустановки регистра синдрома кодера в некоторые определенные начальные состояния перед кодированием каждого слова. В приемнике на этапах, следующих за этапами восстановления синхронизации, производятся обратные операции над кодовыми словами, позволяющие « получить исходный циклический код и использовать его для исправления аддитивных ошибок; введенная же в передатчике указанными выше способами модификация кода позволяет ввести в него самосинхронизирующиеся свойства.
В данном устройстве модификации путем суммирования по модулю 2 со специальной последовательностью подвергается только избыточная часть кодового слова длиной п - к бит. При этом считается, что избыточные биты в кодовом слове расположены последовательно в конце кодового слова.
В приемнике принимаемый битовый поток помещается параллельно в буферный регистр разрядностью «ив регистр вычисления синдрома разрядностью п - к, сдвигаясь на 1 бит за такт. В определенные моменты времени в сдвиговом регистре будет содержаться полностью одно кодовое слово, а в регистре вычисления синдрома - п — к последних бит этого кодового слова, т.е. те биты, которые подверглись модификации в передатчике. В этих и только в этих случаях значение синдрома будет равно некоторой определенной константе. Таким образом, по значению синдрома можно определять моменты завершения принятия каждого кодового слова.
В описываемом устройстве применен высокоскоростной метод вычисления синдрома, позволяющий значительно уменьшить число операций. Для каждого бита вычисление синдрома требует только одного битового сдвига в регистре и максимум два (п — &)-битных суммирования по модулю 2.
Как видно, в данном устройстве не требуется каких-либо специальных схем для исправления ошибок синхронизации,- т.к. достаточно просто обнаруживать состояние синхронизма. Принятые кодовые слова передаются в схему коррекции аддитивных ошибок, где производится операция, обратная модификация кода в приемнике (т.е. опять сложение по модулю 2 со специальной последовательностью), и коррекция аддитивных ошибок с использованием стандартных методов.
Свойства m-последовательностей, позволяющие использовать их в качестве односимвольного синхросигнала
Как показано в главе 1, последовательности с линейными рекуррентными свойствами могут быть успешно использованы для генерации синхроинформации в виде односимвольного синхросигнала. Используя такой синхросигнал, можно добиться высокой точности локализации ошибок синхронизации при устойчивости к аддитивным ошибкам и сравнительно низкой информационной избыточности.
Наиболее простым и в то же время достаточно распространенным законом формирования синхропоследовательности является линейная рекурсия. Последовательности, полученные с использованием этого закона, носят название линейных рекуррентных последовательностей [43, 44]. Частным случаем линейной рекуррентной последовательности, наиболее подходящем для нашей цели, является m-последовательность. В литературе также встречаются другие названия для данного класса последовательностей, например псевдошумовые последовательности и последовательности максимальной длины сдвигового регистра. -последовательность - это двоичная ненулевая последовательность, удовлетворяющая условию линейной рекурсии, порождающий полином которой является примитивным полиномом степени т, минимальным полиномом примитивного корня в GF (2т) [43,45]. Рассмотрим га-последовательность, в которой символ с номером і + к является линейной комбинацией предшествующих символов аі+к = с ы + c2ai+k.2 +...+ Ckdi, (2.1) где коэффициенты СІ принимают значения из некоторого поля. Для построения такой последовательности достаточно знать к подряд следующих символов а,-, д./, ai+k-2, сц Такая последовательность может быть получена с помощью сдвигового регистра. Схема, реализующая получение m-последовательности для т = 8 и полинома Gp(x) = х8 + х4 + х3 + х2 + 7, показана на рис. 2.2
В этой схеме производится суммирование по модулю два некоторых бит содержащегося в сдвиговом регистре слова. Номера этих бит определяются полиномом. Результат суммирования заносится в старший бит сдвигового регистра, при этом младший бит, появляющийся на выходе схемы, и является следующим членом т-последовательности.
Линейные рекуррентные последовательности обладают рядом свойств, позволяющих эффективно использовать их в целях исправления ошибок синхронизации.
Наиболее важным для нас свойством m-последовательности является ее периодичность. Длина периода m-последовательности равна 2т-1. В данной работе это свойство позволяет непрерывно генерировать однозначно детерминированную т-последовательность.
Если (а0, а}, ... an.j) - m-последовательность, то m-граммой будем называть двоичный вектор длины m в форме (а„ anh ... ai+m.i), (2.2) Индексы в выражении (2.2) берутся по модулю п [43]. Если считать m-грамму целым двоичным числом, то можно записать т-\ 4 = а.,+2ам +4ai+2+..2mai+m = а,2 т (2.3) Среди 2т-1 т-грамм последовательности каждый ненулевой двоичный вектор встречается один и только один раз. Ни в какой т-последовательности не существует m-граммы, равной нулю. Таким образом, множество т-грамм представляет собой упорядоченное множество из 2т -\ m-разрядных двоичных чисел (от 1 до 2ш-1), расположенных в псевдослучайном порядке. М-последовательность, используемую в целях обнаружения сбоев синхронизации, будем называть синхропоследовательностью, а ее т-граммы - синхросимволами. Порядковый номер т-граммы внутри одного периода т последовательности (начиная с произвольной m-граммы, порядковый номер которой взят за нуль), будем называть локатором синхросимвола: (4) = /,/ = 0,2й-2. (2.4)
Внутри одного периода m-последовательности существует взаимно однозначное соответствие между m-граммами и их локаторами. Это позволяет использовать m-последовательность в качестве односимвольного синхросигнала. Введение синхросигнала в передаваемый битовый поток можно организовать путем вставки в поток единичных битов синхропоследовательности через каждые (p — ї) битов передаваемых данных. Каждая группу из р битов, состоящую из бита синхропоследовательности st и р-\ битов данных dJy будем называть синхрословом. Локатором синхрослова будет являться локатор т-граммы, первым (или последним) битом которой является синхробит Sj. Таким образом, локатор синхрослова данных определяется не только значением связанного с ним синхробита, но и значениями соседних т -1 синхробитов. Это позволяет значительно понизить требуемую информационную избыточность, т.к. для идентификации каждого синхрослова внутри периода длиной 2" -1 требуется по одному, а не по т бит синхроинформации на синхрослово. При использовании одной и той же информационной избыточности односимвольный синхросингал с рекуррентными свойствами позволяет достичь более высокой точности локализации ошибок синхронизации по сравнению с другими типами синхросигнала (ССГ и РСГ) по причине существенно меньшей длины цикла.
Оценка сложности и быстродействия устройства исправления ошибок синхронизации
Опытные образцы разработанного УИОС могут быть реализованы на современных ПЛИС (программируемых логических интегральных схемах), в частности, на FPGA (Field Programmable Gate Array) семейств Xilinx Virtex, Xilinx Virtex-II и т.д. Базовая ячейка FPGA семейства Xilinx Virtex-II представляет собой настраиваемый логический блок, содержащий 4 элементарных логических устройства, называемых слайсами (slice). Каждый слайс в свою очередь содержит 2 триггера и 2 логических блока табличного типа (LUT, Look-Up Table), имеющего 4 входа. Табличный блок представляет собой блок перепрограммируемой памяти, которая хранит значения логической функции от 4-х аргументов [68, 69]. Таким образом, оценка аппаратной сложности устройства при реализации на данных ПЛИС определяется двумя значениями - требуемым объемом встроенной памяти (в битах) и требуемым числом слайсов.
Сложность конкретного варианта реализации устройства зависит от следующих параметров: степени порождающего многочлена синхропоследовательности т, разрядности синхрослова р и размера окна у.
Проблеме выбора наиболее подходящих параметров реализации устройства для определенного формата данных и модели канала посвящен п. 4.3 работы. В таблице 3.2. приведены формулы для расчета оценки сложности различных функциональных блоков УИОС. Как видно, наибольшую сложность как по внутренней памяти, так и по слайсам имеет блок нахождения существенного локатора щ Как видно из таблицы, суммарная сложность устройства составила (/? + 3m) + 2m(l + (w + 2f"log2 р ])2)+ рт + 1 р-т + Ъ битов внутренней памяти и 2\т + 15["log2 р \ +17 слайсов.
Быстродействие УИОС ограничивается количеством тактов, необходимых на обработку одного входящего бита в БНСЛ. Как видно из п. 2.5 и 3.2 работы, а также из временных диаграмм работы устройства на рис. 3.2, временная сложность обработки одного бита в БНСЛ составляет 10 тактов, таким образом быстродействие устройства можно также оценить величиной 10 тактов на бит. Это позволяет при реализации на современных ПЛИС с тактовой частотой 200 МГц обеспечить работу при скорости передачи данных до 20 Мбит/с. При реализации на БМК с тактовой частотой 2 ГГц скорость передачи может быть увеличена до 200 Мбит/с.
1. Разработаны структурная и функциональные схемы устройства исправления ошибок синхронизации в каналах периферийных устройств ЭВМ с использованием мажоритарного метода нахождения величины компенсационного сдвига и алгоритма параллельного поиска существенного локатора.
2. Произведена оценка аппаратной сложности УИОС. Оценка сложности устройства при реализации с параметрами т = 1, р = 20, у = 24 составила 240 слайсов ПЛИС семейства Xilinx Virtex-II и 48 Кбит встроенной памяти кристалла.
3. Определена временная сложность УИОС. Временная сложность выполнения обработки одного входящего бита составляет 10 тактов, что позволяет при реализации на современных ПЛИС с тактовой частотой 200 МГц обеспечить работу при скорости передачи данных до 20 Мбит/с. При реализации на БМК с тактовой частотой 2 ГГц скорость передачи может быть увеличена до 200 Мбит/с.
В связи с невозможностью аналитического или экспериментального определения оптимальных параметров разработанного УИОС и нахождения вероятностных характеристик достоверности исправления ошибок синхронизации было выполнено имитационное моделирование работы УИОС с помощью ЭВМ. Созданная программная модель позволила определить названные параметры и характеристики для широкого диапазона параметров источника ошибок.
В настоящей главе рассматривается использованная модель источника ошибок, процедуры имитационного моделирования и структура программной модели, приводятся полученные вероятностные характеристики УИОС и оптимальные параметры его функционирования для различных наборов параметров источников ошибок.
В настоящее время для моделирования источников ошибок в цифровых канала передачи или воспроизведения данных широко применяются модели Гилберта [72], Гилберта-Элиота [8] и Беннета-Фройлиха [73, 74]. В [38] обосновывается целесообразность применения модели Беннета-Фройлиха для описания каналов ВЗУ. Эта модель носит достаточно общий характер и задается небольшим числом параметров. Кроме того, при использовании этой модели не накладывается ограничений на вид закона распределения длин пакетов ошибок. Перечисленные свойства позволяют использовать эту модель в качестве основы для построения модифицированной модели канала со вставками и выпадениями бит и группированием аддитивных ошибок, в котором возникновение ошибки синхронизации является следствием дефекта носителя информации или импульсного шума, вызывающих также протяженные пакеты аддитивных ошибок. В литературе ([8, 72, 73, 74]) отсутствует адекватная модель канала с указанными свойствами.
Оценка значений параметров УИОС, обеспечивающих наибольшую достоверность исправления ошибок синхронизации
Достоверность исправления ошибок синхронизации характеризуется вероятностью успешного исправления помехоустойчивым кодом блока, поврежденного ошибками синхронизации. При моделировании в качестве меры достоверности исправления ошибок синхронизации выбрана доля неисправленных ошибок синхронизации Q, т.е. отношение числа блоков, поврежденных ошибками синхронизации и не исправленных помехоустойчивым кодом N ипс, к общему числу исправленных и неисправленных блоков, поврежденных ошибками синхронизации N : Q - Nтсмпс_/N . Наряду с достоверностью исправления, исследовалось значение достоверности передачи данных, характеризующееся вероятностью ошибки блока Рь, т.е. вероятностью возникновения блока данных, содержащего конфигурацию ошибок, не исправляемую помехоустойчивым кодом.
В качестве помехоустойчивого кода использовался РС-код (255, 239) с о t = 8 над GF(2 ) [39]. Блок данных длиной 4590 бит содержит 2 перемеженных кодовых слова (Л = 2) при разрядности синхрослова р = 9. Использовались найденные в п. 4.3. значения т = 7 и / = 24.
Для модели источника ошибок был зафиксирован параметр группирования g = 0,8. Исследования проводились для диапазона вероятностей пакета ошибок Р от 5-Ю"3 до 10-4, что соответствует вероятности аддитивной ошибки на бит Рд=2-10 2-4-10 4, и для диапазона значений коэффициента распределения ошибки синхронизации cs =0,01-0,5. Вероятность возникновения ошибки синхронизации на бит Ps, зависящая от cs и Р , вычислена отдельно для каждой точки графика. В целях сравнения было также проведено имитационное моделирование системы передачи или хранения информации без использования УИОС. В этом случае выполнялось принудительное безусловное восстановление синхронизации в начале каждого 4590-битового блока.
При исследовании значения величины Q каждая итерация моделирования выполнялась до первого блока, не исправленного помехоустойчивым кодом. Поскольку возможна ситуация, когда блок, содержащий только аддитивные ошибки, не исправлен помехоустойчивым кодом, то для корректного определения величины 2 необходимо внести изменения следующие изменения в алгоритм нахождения результата моделирования, косвенного описанный в пункте 4.2 и выраженный формулами (4.4-4.7).
1. Для всего цикла моделирования с фиксированным набором параметров Н значения Nsync и Nsyncunc вычисляются независимо.
2. Если в некоторой г-й итерации не встретилось ни одного блока, поврежденного ошибками синхронизации (Nsynci = 0), то эта итерация не учитывается.
3. Если в /-й итерации встречались блоки с ошибками синхронизации {Nsynci 0), но блок, в результате неисправления которого произошел выход, не содержал ошибок синхронизации {N ипсЛ = 0), то эта итерация не учитывается, а количество блоков, содержащих ошибки синхронизации в г -й итерации, прибавляется к количеству блоков, содержащих ошибки синхронизации в (/ + 1)-й итерации: NsyncM = Nsynci+X + Nsync,..
Результатом каждого цикла моделирования являются величины Nsync и NSync.unc- Значение достоверности исправления ошибок синхронизации определяется как Q = NsyncuncJNsync_ На рис. 4.6 приведены графики для Q при различных вероятностях ошибки синхронизации Ps и аддитивной ошибки Ра, пересчитанных на бит. В целях сравнения величины Q выполнялось моделирование системы без использования УИОС и с использованием УИОС. В первом случае доля неисправленных ошибок синхронизации составила 0,99-1,0, поэтому кривые для этого случая находятся практически на оси абсцисс. Кривые, соответствующие системе с УИОС, описывают степень повышения достоверности исправления ошибок синхронизации в результате встраивания разработанного устройства УИОС в приемные тракты каналов ПУ ЭВМ. Для диапазона Ps =10-3...10-5 степень повышения достоверности Q составила 1-3 порядка.
