Содержание к диссертации
Введение
Глава 1. Построение модулей систем передачи данных с переменной скоростью 19
1.1. Обзор функций систем передачи данных для систем управления 19
1.2. Основные элементы модулей сисч ем передачи 23
1.3. Внутренняя транспортная подсистема модуля системы передачи 30
1.4 использование асинхронных систем передачи для систем управления 36
1.5. Методика построения модуля сисі ьмы передачи на базе программируемой логической интегральной схемы 38
Глава 2. Основы построения систем фазовой автоподстройки частоты 46
2.1. Основные соотношения. Принцип работы 46
2.2. Метод фазовой плоскости для определения захвата ФАПЧ 49
2.3. Анализ и определение основных характеристик фапч для систем передачи данных с переменной скоростью 55
Глава 3. Построение преобразователей частоты для модулей систем передачи 66
3.1. Выбор типа генераторов и преобразователей частоты для модулей цифровых систем передачи 66
3.2. Элементы цифровых преобразователей частоты 70
3.3. Методика проектирования преобразователей частоты па программируемой логической интегральной схеме : 92
3.4. Упрощенные преобразователи частоты для не критичных приложений 99
Глава 4. Реализация и тестирование модуля системы передачи .103
4.1. Задание основных параметров 103
4.2. Выбор архитектуры и элементной базы 104
4.3. Реализация 105
4.4. Разработка кода программируемой логической интегральной схемы 107
Заключение 127
Список литературы 129
- Основные элементы модулей сисч ем передачи
- Метод фазовой плоскости для определения захвата ФАПЧ
- Элементы цифровых преобразователей частоты
- Выбор архитектуры и элементной базы
Введение к работе
В диссертации рассматриваются устройства передачи данных, используемые для организации систем управления (СУ) магистральными нефте-, газопроводами, железными дорогами и т.п. Будем называть рассматриваемые СУ распределенными или технологическими. Как правило, технологические СУ не требуют больших скоростей передачи данных, обеспечиваемых оптическими и радио системами передачи данных (СПД). Вдоль рассматриваемых объектов, обычно уже проложены медные кабели связи. Поэтому СПД, использующие для передачи данных кабели, являются наиболее экономически привлекательными для рассматриваемых применений.
Описанные в диссертации модули систем передачи данных с переменной скоростью (СПДПС) предназначены для передачи цифровых потоков данных Е1 [1], Nx64 [2], [3] и Ethernet [4] по физическим кабельным линиям на расстояния от 3 до 40 км при линейной скорости от 208 до 4624 кбит/с. Рассматриваются синхронные системы с одинаковыми скоростями передачи данных в направлениях приема и передачи. Эти СПД относятся к классу плезиохронной цифровой иерархии (ПЦИ) по классификации международного союза электросвязи (МСЭ-Т, англ. ITU-T).
Диссертация состоит из 4-х глав. В первой главе приводится обзор, рассматривается подсистема синхронизации и коммутации модулей СПДПС. Предлагается собственная методика построения этих модулей. Во второй главе рассматриваются теоретические аспекты работы преобразователей частоты (ПрЧ), которые являются системами фазовой автоподстройки частоты (ФАПЧ). Данные ПрЧ используются в модулях СПД для точного преобразования частот работы различных интерфейсов [5], а также для подавления фазовых искажений сигналов синхронизации [6]. Последней функции ПрЧ уделяется особое внимание, так как от нее зависит стабильность работы протяженной цепочки из нескольких модулей СПД. Во второй главе выводятся формулы для расчетов и предлагаются теоретические рекомендации по проектированию
-9-рассматриваемых ПрЧ. В третьей главе, которая является центральной частью
диссертации, предлагается методика построения ПрЧ с использованием
программируемых логических интегральных схем (ПЛИС). Описание
реализации модуля СПДПС на базе разработанных методик приводится в
заключительной, четвертой главе. Также приводятся результаты тестирования
реализованного модуля.
Термин СПДПС в диссертации трактуется двояко: во-первых, рассматриваемые модули имеют возможность адаптивного изменения линейной скорости передачи, а, во-вторых, скорость обмена с каждой интерфейсной микросхемой также может настраиваться для обеспечения максимальной совместимости.
Данные, приведенные в диссертации, получены и проверены автором в процессе разработки СПДПС Megatrans-4 и Orion-2 производства НТЦ Натеке. Использование этих данных может существенно повысить качество и ускорить разработку новых модулей СУ, в которых требуется использование многоканальной коммутации данных с временным разделением каналов, полностью цифровых ПрЧ на основе ФАПЧ с возможностью быстрого изменения параметров, а также цифровых синтезаторов частот.
Актуальность исследования
Большинство используемых кабельных СПД для СУ было разработано более двадцати лет назад. В настоящее время срок их эксплуатации заканчивается. Кроме того, эти СПД, использующие аналоговые технологии передачи, морально устарели - за последние годы были разработаны новые цифровые технологии, позволяющие упростить эксплуатацию СУ и повысить качество передачи данных.
Сегодня для замены этих систем, в основном, предлагаются модернизированные СПД устаревшего, аналогового типа. Такие системы рассчитаны на передачу данных на единственно определенной скорости. Это
-10-затрудняет их использование на кабельных участках увеличенной
протяженности или на кабелях с плохими характеристиками. При
использовании таких кабелей соотношение сигнал / шум на входе приемника
становится меньше допустимого. Это приводит к превышению максимально
допустимого уровня ошибок в линии. На высоких частотах наблюдается
наибольшие затухания в кабеле. Поэтому при ограниченной мощности
передатчика для увеличения соотношения сигнал / шум следует уменьшить
полосу передаваемого сигнала, убрав из нее наиболее высокочастотную часть.
Для такого уменьшения полосы необходимо снизить скорость передачи
данных. С появлением цифровых технологий передачи адаптивное изменение
скорости в соответствии с параметрами используемого кабеля, обеспечивается
штатными функциями микросхем приемопередатчиков.
В настоящее время также предлагаются СПД, использующие микросхемы
цифровой абонентской линии (англ. digital subscriber line, xDSL). Эти
интегральные микросхемы (ИС) используют современные цифровые
технологии передачи. Их использование делает возможным построение
СПДПС, передающих данные со скоростями от 208 до 4624 кбит/с. К
сожалению, микросхемы xDSL разрабатываются только зарубежными
компаниями для организации небольших СПД, содержащих не более восьми
регенераторов. При использовании этих ИС в системах, состоящих из десятков
регенераторов, возникают проблемы. Основными из них являются генерация и
усиление фазовых искажений сигналов синхронизации в каждом модуле СПД.
Большие фазовые искажения синхросигналов, в свою очередь, приводят к
ошибкам передачи данных, а в худшем случае - к продолжительным перерывам
связи, что является неприемлемым для СУ. Подавление фазовых искажений
может выполняться блоками ПрЧ, которые используются в модулях СПД для
преобразования частот работы различных интерфейсов. Задача выбора и
построения ПрЧ на основе ФАПЧ является одной из самых сложных для
разработчика СПД. Хотя существует большое количество теоретической
-11-литературы по ФАПЧ, отсутствуют практические методики по проектированию
подобных преобразователей.
В диссертации особое внимание уделяется построению блоков ПрЧ. Предлагается методика расчета цифровых ПрЧ для рассматриваемого класса устройств.
В интерфейсных и xDSL микросхемах не реализовано значительное количество функций, необходимых для модулей СПДПС. Кроме того, многим заказчикам требуется введение в СПДПС специфических функций. Поэтому первостепенное значение приобретает требования к гибкости построения модулей СПД и возможности быстрого изменения их характеристик. Приведенные требования обуславливают необходимость создания методики проектирования модулей СПД для СУ, содержащей проверенные универсальные решения ряда задач, возникающих при разработке.
В диссертации предлагается методика построения модулей СПД для СУ. Она предназначена для разработки устройств, имеющих несколько разнородных сетевых интерфейсов, работающих на разных скоростях передачи данных. Методика предполагает использование ПЛИС в качестве центрального элемента модуля СПД. Предлагаются архитектура типового устройства и основные унифицированные блоки ПЛИС, необходимые для передачи (коммутации) данных. Применение методики удобно в силу модульности предлагаемых решений и возможности адаптации проекта под новые интерфейсные ИС. Методика успешно применяется при разработке серийных СПДПС для СУ.
Цели и задачи исследования
Целью диссертации являются разработка методики построения модулей СПДПС и создание методики проектирования цифровых ПрЧ для этих модулей.
Для достижения поставленных целей последовательно решаются следующие задачи:
Определение основных параметров модуля СПДПС.
Классификация и анализ существующих подходов к построению СПДПС.
Изучение принципов передачи синхросигналов в СПД класса ПЦИ.
Разработка методики построения модуля СПДПС.
Определение основных параметров ПрЧ для модуля СПДПС.
Анализ теоретических данных по системам ФАПЧ, составляющим их блокам, выбор и адаптация необходимых алгоритмов расчета.
Реализация на ПЛИС нескольких элементов цифровых ПрЧ: управляемых генераторов, фильтров и фазовых детекторов. Выбор наиболее эффективной реализации ПрЧ.
Разработка алгоритма выбора типа преобразователей и синтезаторов частоты.
Разработка методики проектирования ПрЧ на ПЛИС для модулей СПДПС.
Реализация модулей СПДПС на основе разработанных методик.
Тестирование реализованных модулей СПДПС.
Объект исследования
В диссертации рассматриваются вопросы построения оборудования класса ПЦИ, разработанного для работы в составе технологических СУ. При разработке элементов и устройств такого оборудования значительную сложность представляет построение систем синхронизации и коммутации данных.
В диссертации исследуются системы синхронизации и коммутации данных на базе микросхем ПЛИС, а также общие вопросы построения модулей СПДПС.
Предмет исследования
В диссертации исследуется вопрос использования микросхем ПЛИС в качестве центрального элемента модулей СПДПС. Рассматриваются вопросы построения подсистемы коммутации данных (далее транспортной подсистемы) модулей СПДПС на ПЛИС. Также рассматриваются вопросы построения преобразователей и синтезаторов частоты на ПЛИС.
Методологическая и теоретическая основа исследований
Методологическую и теоретическую основу исследования составили научные труды отечественных и зарубежных авторов в области электроники, связи, автоматики и информатики.
В процессе анализа выпускаемых СПД для СУ использовались учебные курсы «Интерфейсы» и «Телекоммуникационные системы», а также теория построения синхронных и плезиохронных цифровых систем передачи данных.
При разработке авторской методики построения модулей СПДПС использовались методы схемотехнического проектирования микроэлектронных устройств. Применялись современные технологии проектирования ПЛИС.
-14-Использовался язык описания аппаратуры Verilog HDL и аппаратно-
независимый маршрут проектирования ПЛИС. Автор также использовал
многочисленные рекомендации крупнейших производителей
коммуникационных компонентов: Conexant, Infineon, Altera, Maxim-Dallas и
Mindspeed и др.
В процессе проектирования цифрового преобразователя частоты (ПрЧ) использовалась теория ФАПЧ и метод фазовой плоскости, Также использовалась теория автоматического управления и методы цифровой обработки сигналов.
Для предварительного анализа работы логических схем, реализованных на ПЛИС, применялись методы функционально-логического моделирования.
Для оценки параметров подсистемы тактовой сетевой синхронизации (ТСС) разработанной СПД применялись методы и программы испытаний, изложенные в рекомендациях международных организаций, занимающихся вопросами стандартизации: ITU-T, ETSI и IEEE.
Информационная база исследования
В числе информационных источников диссертации были использованы:
Литература по системам ФАПЧ, преимущественно относящаяся к области радиоприемных устройств [7], [8] и др.
Тематические статьи, размещенные на сайтах производителей ПЛИС: , , , документация к используемым программам синтеза и моделирования (САПР), а также книги [9], [10] и др.
Книги [11], [12], [13] по цифровой фильтрации, обработке сигналов и автоматическому управлению.
Книги, описывающие построение цифровых систем передачи данных, систем синхронизации, управления и удаленного мониторинга [4], [14], [15], [16] и др.
Online ресурсы: и (сетевые протоколы), www. о pen со res. с от. (открытые разработки), (системы ФАПЧ) и др.
Многочисленные статьи печатных и online журналов: «Chip News», «ЕЕ Times», «Электронные компоненты», «Живая электроника России», «Вестник связи» и др.
Результаты испытаний различных систем передачи и обработки данных производства ЗАО «НТЦ Натеке», ФГУП «ЛОНИИС», Sagem Group, Siemens и Schmid Telecom.
Научная новизна исследования
Разработана и апробирована методика проектирования цифровых преобразователей частоты на ПЛИС. Она позволяет по заданным параметрам проектировать ПрЧ для различных модулей СУ. При помощи разработанной методики возможно проектирование ПрЧ с малыми частотами среза и переключаемыми диапазонами подстройки. За последние годы было опубликовано несколько описаний цифровых ФАПЧ. Однако ни одна из них не может быть использована в качестве перестраиваемого ПрЧ в системах передачи данных.
Предложена схема для предварительного определения АЧХ цифровых преобразователей частоты на этапе моделирования их работы. Она позволяет рассчитывать АЧХ цифровых ПрЧ, реализованных в ПЛИС, на этапе моделирования работы схемы. Рассчитанная АЧХ хорошо согласуется с экспериментальными данными и позволяет предварительно оценить характеристики разработанного ПрЧ. Ранее определение АЧХ ПрЧ было возможно только путем экспериментального исследования, для которого требовалось наличие сложного стенда, что было связанно с большими финансовыми и временными затратами.
Разработана и обоснована методика построения модулей СПДПС с несколькими разнородными сетевыми интерфейсами. Известны открытые архитектуры построения модулей СПД с одинаковыми сетевыми интерфейсами, работающими на одной скорости. При этом задача построения модулей с интерфейсами разных типов не стандартизована, а открытые методики и архитектуры отсутствуют. Автором предлагается гибкая методика построения модулей СПДПС с сетевыми интерфейсами разных типов, работающими на разных скоростях.
-17-Практаческая значимость диссертации
В диссертации приводятся практические рекомендации для построения модулей СПДПС класса ПЦИ. При использовании этих рекомендаций задача разработки новых модулей может быть решена в значительно более сжатые сроки, а полученные СПД с большой вероятностью будут качественными и расширяемыми.
Приведенные в диссертации данные были использованы автором в процессе разработки и тестирования семейства СПДПС Megatrans 4 производства «НТЦ Натеке». Были спроектированы 3 базовых устройства - модуль сетевого окончания и 2 линейных регенератора. Все модули успешно прошли сертификационные испытания, налажено серийное производство. Суммарный объем выпущенных изделий к концу 2006 года составил 1000 штук. Произведенные системы успешно эксплуатируются как в составе небольших СУ, так и на объектах Российских железных дорог, ОАО «Транснефть» и др. Имеются 3 акта о внедрении, сертификат соответствия и протоколы сертификационных испытаний,
Пользуясь методиками, приведенными в диссертации, можно провести анализ уже разработанных систем, повысить качество их работы и устранить функциональные дефекты подсистемы синхронизации.
Рассмотренные в диссертации блоки ПрЧ могут найти применение при проектировании следующих элементов СУ:
Контроллеров телемеханики.
Конвертеров интерфейсов.
Систем передачи синхронных потоков через Ethernet/IP сети.
Систем кросс-коммутации синхронных потоков.
Систем служебной связи.
Гибких мультиплексоров.
Систем восстановления качества синхросигнала.
Апробация результатов диссертации
Основные идеи, вошедшие в методику построения СПДПС, были приведены в статье [17]. Они были также доложены и опубликованы в трудах конференций [5], [18]. В статьях [17] и [19], опубликованных в журналах «Chip News» и «Электросвязь», была приведена методика расчета цифрового ПрЧ. В статье [20] журнала «Вестник связи» были изложены требования по качеству сигналов синхронизации к оборудованию класса синхронной цифровой иерархии (СЦИ, в основном [21], оптоволоконные системы) и пути достижения этого качества с использованием оборудования класса ПЦИ. Сбор материалов и откликов на эту статью помог автору в определении необходимых параметров разрабатываемых блоков ПрЧ. В докладе [22] были сформулированы используемые автором методы измерения фазовых искажений сигналов синхронизации.
Основные элементы модулей сисч ем передачи
Как известно [25], [37], современный модуль синхронной СПД - это цифровое устройство, имеющее: Один или несколько интерфейсов передачи данных по физической медной линии связи - линейный интерфейс цифровой пользовательской линии (xDSL). Один или несколько сетевых интерфейсов для подключения внешнего оборудования обработки данных (ООД), например, АТС, сетевых мостов или маршрутизаторов, базовых станций сотовой связи GSM, специализированного технологического оборудования СУ и др. Управляющий микроконтроллер (МК) - устройство, управляющее интерфейсными микросхемами, обеспечивающее интерфейс пользователя и сбор статистики. В ряде приложений МК может выполнять функции коммутатора потоков. Внутреннюю транспортную подсистему, обеспечивающую передачу данных и сигналов синхронизации между линейными и сетевыми интерфейсами.
Конечный пользователь, средний и малый интернет провайдер, малый корпоративный клиент Асси-мет-ричный VDSL, ADSL-2 ADSL, ADSL-2 ADSL Необходимоиспользовать симметричную технологию ,
Симметричный метод передачи данных подразумевает равенство скоростей приема и передачи. При асимметричном методе передачи скорости приема и передачи данных существенно отличаются.
Для рассматриваемого сегмента СУ необходимо использовать технологии передачи, обеспечивающие передачу данных на расстояния свыше 4 км [38]. Как видно из табл. 1.3, для этого подходят только технологии симметричной передачи данных MSDSL (линейное кодирование САР), либо G.SHDSL (линейное кодирование ТС-РАМ-16/32) [36], [39]. Обладая примерно одинаковыми параметрами по дальности и помехозащищенности;, технология MSDSL постепенно вытесняется G.SHDSL. Этот факт связан с тем, что MSDSL защищена патентом компании Conexant (бывш. GlobeSpan), и необходимо лицензирование данной технологии. В то же время технология ТС-РАМ регламенгирована открытым стандартом [36], не предполагающим лицензирования. Технология ТС-РАМ активно развивается и сегодня: метод кодирования ТС-РАМ-32 был стандартизован только в 2004 году приложением G.991.2.bis к существующему с 2000 года стандарту.
Подключение DSL микросхем к транспортной подсистеме обычно производится по 6-ти проводной РСМ шине (см. ниже, п. 1.2.4) или по асинхронному интерфейсу семейства UTOPIA (только для передачи асинхронных пакетных данных).
Под сетевым интерфейсом модуля СПД принимается его физический порт, к которому подключается ООД. Сетевые интерфейсы могут быть разделены на 2 класса - синхронные и асинхронные.
У синхронных интерфейсов средние значения частот следования данных (синхронизации) поступающей на вход приемника и синхронизации на выходе передатчика точно совпадают. Иными словами, синхронные интерфейсы (и синхронные СПД) сохраняют синхронизацию передаваемого сигнала.
При использовании асинхронных интерфейсов данные поступают на вход модуля в виде пакетов. При этом среднее значение частоты синхронизации сигнала, поступающего на вход приемника, отлично от частоты синхронизации сигнала на выходе передатчика. Асинхронные интерфейсы (используемые в синхронных и асинхронных СПД) не сохраняют синхронизацию передаваемого сигнала
В настоящее время модули СПДПС могут быть снабжены следующими сетевыми интерфейсами [4], [16]: Е1 -синхронный интерфейс со скоростью передачи данных 2048 кбит/с. Требования к параметрам интерфейса определяются [I] и [40]. Для передачи данных используются кодирование HDB3, 2 витые пары проводов (интерфейс 120 Ом), либо 2 коаксиальных кабеля (интерфейс 75 Ом). Nx64 - синхронный интерфейс со скоростью передачи данных N 64 кбит/с, где N = 1,2..64. 2 линии данных, 3 линии синхронизации, 5 линий управления и 3 линии, предназначенные для тестирования оборудования [2], [3]. Логической протокол передачи данных не регламентируется. Часто требуется поддержка протоколов тестирования, например, [41] и передачи служебной информации, например, [42]. Потребность в оборудовании, работающем по этому протоколу, достаточно высока, но постоянно падает из-за вытеснения оборудованием, снабженным интерфейсами Ethernet. Ethernet - IEEE 802.3х Асинхронный интерфейс с максимальной скоростью передачи данных 100 Мбит/с [43]. Для передачи данных используются две неэкранированные витые пары кабеля категории 5 и выше. Часто для построения СУ с использованием модулей СПДПС требуется применение нескольких интерфейсов одного типа на одном модуле, например, двух интерфейсов Е1. Использование интерфейса Etherntet исключает использование интерфейса Nx64, так как они обычно используются для передачи данных Internet. Поэтому использование интерфейса Nx64 в новых разработках оправдано только при соответствующих жестких условиях заказчика, использующего устаревшее оборудование ООД.
Так как часть сетевых интерфейсов и DSL интерфейс являются синхронными, то для каждого из них должны быть определены два источника синхронизации: для передачи данных в направлении DSL линии и от нее. Модуль СПД должен поддерживать два режима синхронизации: синхронный и плезиохронный [15]. В синхронном режиме (рис. 1.2,а) данные, передаваемые в направлении от модуля 1 к модулю 2, передаются точно с той же средней скоростью, что и в обратном направлении. В плезиохронном режиме (рис. 1.2,6) средняя скорость передачи данных от модуля 1 к модулю 2 может несколько отличаться от скорости передачи в обратном направлении. модуль 1 модуль 2 модуль 1 модуль DSL і і і DSL а) Синхронный реэюш работы 6) .
Метод фазовой плоскости для определения захвата ФАПЧ
Метод фазовой плоскости [7], [49] является качественным методом анализа нелинейных дифференциальных уравнений 2-го порядка. Он используется автором для определения полосы захвата ФАПЧ в рамках диссертации.
Как известно, метод фазовой плоскости использует построение серии фазовых портретов (ФПр) для получения качественных и количественных характеристик системы. ФПр рассматриваемого класса ФАПЧ представляет собой периодическую развертку цилиндра (# , д ) с нанесенными на нее одной, либо несколькими фазовыми траекториями.
Пусть ФД исследуемой ФАПЧ имеет синусоидальную детекторную характеристику F( p)=sin(q ), а последняя есть периодическая функция с периодом 2тс. Тогда ФГТр системы фактически существует на фазовом цилиндре, а анализируется его развертка в пределах -л р п. Точки ф =- тс и 9 = п на развертке фазового цилиндра соответствуют одной и той же точке.
Для построения ФПр требуется нахождение особых точек системы (точек равновесия), а также определение типа этих точек. Для этого используем метод изоклин [7]. На рис. 2.2 изоклина горизонтальных касательных изображена линией abcda, а изоклина вертикальных касательных совпадает с осью абсцисс. При малой начальной расстройке (у 1) имеются 2 точки пересечения изоклин -особые точки 1 и 2.
При наличии особой точки 1 (рис. 2.2) может существовать стационарный режим с постоянной разностью фаз, в котором генерируемая частота равна задающей coout=a jn. Это означает, что в системе наблюдается режим захвата. При начальной расстройке, большей SE, у 1, особые точки отсутствуют и существует устойчивый предельный цикл (автоколебательный процесс).
Для определения полосы захвата будем искать такую максимальную начальную расстройку, при которой изображающая точка из любой точки фазового цилиндра приходит в устойчивую точку 1. Иными словами, найдем условие, при котором особая точка 1 является точкой притяжения для всех точек фазового цилиндра.
Сведем, таким образом, определение полосы захвата к задаче определения начальной расстройки у, при которой исчезает устойчивый предельный цикл. Дм решения данной задачи разработано несколько приближенных методов [7], [49]. Рассмотрим итерационный метод расчета на ПК при помощи построения серии ФПр, приведенный в [7] и модернизированный автором. При этом будем определять нормированную полосу захвата =-2-.
Согласно [7], для определения полосы захвата будем искать максимальное значение начальной расстройки у, при которой на фазовом цилиндре существует одна устойчивая особая точка и отсутствует устойчивый предельный цикл. При этом изображающая точка из любой области фазового цилиндра будет «притягиваться» к единственной устойчивой особой точке, а, следовательно, при любых начальных условиях будет существовать режим захвата.
Для нахождения бифуркационного значения у3 определим сначала зависимость топологии ФПр от у. На рис. 2.4 показаны ФПр системы при разных значениях у. При построении ФПр был использован алгоритм, описанный в [7], при этом ограничивались построением только характерных фазовых траекторий. В качестве начальной точки всех характерных фазовых траекторий принимается «седло», так как при отсутствии предельных циклов все фазовые траектории обязательно проходят через нее.
При у у3 (пунктирная кривая 1-1 рис. 2.4) предельного цикла нет, а все точки характерной фазовой траектории находятся в области притяжения устойчивого фокуса.
При у3 у 1 (штрих-пунктирная кривая 2-2 рис. 2.4) существует устойчивый предельный цикл, на который «навивается» одна из характерных траекторий «седла», также существует и устойчивый фокус, однако область его притяжения сильно ограничена. Захват возможен только при определенных начальных условиях.
При у 1 (непрерывная кривая 3-3 рис. 2.4) существует только устойчивый предельный цикл, Расстройка больше полосы удержания. Устойчивых точек нет, режим синхронизации существовать не может ни при каких начальных условиях.
Элементы цифровых преобразователей частоты
В данном разделе приводится описание нескольких цифровых генераторов, управляемых кодом (англ. numerically controlled oscillator, NCO). Частоты Fout, генерируемые этими генераторами, естественно, не могут превосходить половины Fmc& (на практике обычно Foul«Fmcik). Надо отметить, что все описанные ниже схемы предназначены для генерации сетки частот (номинальные значения частот настраиваются внешним МК). Также эти схемы предназначены для работы в составе ПрЧ (снабжены дополнительным входом динамической корректировки частоты).
Пусть выходной сигнал должен быть в 9 рев медленнее, чем с&орный сигнал /vtt. Диаграмма работы делителя для данного примера представлена на ряс, 33. Значение счетчика. СТ2 увеличивается с каждым тактом РЖІк на единицу, по достижении числа 8 производится сброс счетчика. Выходной сигнал генерируется схемой сравнения содержимого счетчика и числа п/2. Как видно из диаграммы работы делителя, каждые п периодов Plf:C& генерируется 1 период Fouh При этом ддитсды-юетп положительного и отрицательного полупериодов не совпадают на единицу. Этот факт обусловлен инструментальной погрешностью инфровой системы, которой нелътл избежать в общем случае при построении синхронных схем.
В начальный момент временя значение счетчиков делителя JM и корректора равны 0. Сигнал едо\ идудшй от корректора к делителю, равен единице, так как значение счетчика корректора меньше А /. В итоге число, до которого считает счетчик делителя //н, равно 3, а длина первого выходного импульса Foli! составляет А периода F,;f,/k. Дзлее, но фронту Fou{ иикрементируется счетчик корректора, его значение see еще меньше, нем K L поэтому сигнал согг остается неизменным. Длина второго импульса Fou! также составляет 4 периода F„cit. Со следующим фронтом Fmt значение счетчика корректора становится равным К+1. Сигнал согг становится равным нулю. Теперь длина периода Fout сокращается на 1 период Fmdk и становится равной 3-м периодам. По следующему, 3-му фронту Fou!, генерируется сигнал обнуления счетчика корректора, так как с начала работы системы прошло В тактов Foul. Цикл повторяется. В итоге, как видно из рис. 3.4, за 11 тактов опорной частоты генерируется 3 периода Fout, что точно соответствует условию задачи. К преимуществам описанного генератора можно отнести точность установки выходной частоты Fout =—Fmdk- средняя выходная частота точно равна Fmcib умноженной на дробный коэффициент. Существенным же недостатком данного генератора является его 2-х частотная природа, которая приводит к появлению в спектре Foul существенных побочных составляющих. Надо отметить, что УГ Integer-2T генерирует выходной сигнал с максимальным (по сравнению с генераторами других типов, рассмотренными ниже) фазовым дрожанием.
Также следует упомянуть, что УГ Integer-2T обладает достаточно слабыми возможностями по перестройке частоты (возможна генерация только крупной сетки частот). Тем не менее, он может быть использован в составе ПрЧ, пример одного из которых представлен в п.3.4.2.
Проиллюстрируем принцип работы УГ на примере генерации выходной частоты Р01а из опорной ЕЙХІк о кооффиннентом деления 5/2 :: 2,5 (рис. 3.6). В рассматриваемом примере N ::: Л А :4 ЕК г;; - л Л 3. В течение периода времени? необходимого для генерирования первого периода Рш счётчик делителя ЇМ должен был бы отсчитать 2.5 периода ./- , -, что физически невозможно. На самом деле будет отсчитано 3 периода Р».с& и произведено деление на 3, г\ значение 4 будет отложено В 3-Х разрядном аккумуляторе. Таким образом, в первом цикле будет отложено «лишних» 0,5 периода тактовой частоты ;%,#. В начале второго периода Р,.у,,: счётчик делителя ]/п будет производить деление на 2, а в аккумулятор к уже ранее записанному значению 4 добавится новое значение 4. Важной особенностью аккумулятора является ТО. что он может сохранять только значения, меньшие его емкости - (2"-і), поэтому на втором цикле мы получим значение аккумулятора, равное не 8, а 0.
Классический цифровой синтезатор прямого синтеза частот (ЦСПСЧ), впервые был описан в [61]. На рис. 3.7 показана структурная схема ЦСПСЧ, генерирующего 2-х уровневый выходной сигнал типа меандр. Данный генератор является частной реализацией ЦСПСЧ, который в общем случае предназначен для генерации многоуровневых периодических сигналов различной формы [62], [63]. Отметим, что рассматриваемый ЦСПСЧ генерирует выходной сигнал с небольшим детерминированным дрожанием фазы. Данное дрожание не оказывает существенного влияния на работу СПДПС. Для приложений, которые более требовательны к качеству генерируемого синхросигнала, разработаны методы уменьшения данного дрожания, например, [64].
В ЦСПСЧ выходной сигнал генерируется путем сложения значения N в накапливающем сумматоре, работающем на опорной частоте Fmc#. Число N представляет собой сумму кода номинальной частоты - К (всегда положительное, задается МК), и коррекции FK (сигнал с фильтра при использовании УГ в составе ПрЧ). По каждому фронту Fm выходной сигнал сумматора разрядности L суммируется с N и защелкивается в D-триггере. Выходной сигнал ЦСПСЧ, F0ut является старшим битом выходного слова D-триггера.
Выбор архитектуры и элементной базы
Центральный МК используется для настройки параметров и мониторинга работы всех микросхем модуля. Также он обрабатывает данные Ethernet и формирует из них 2 синхронных HDLC (англ. high-level data link control) потока для передачи через линейный и/или сетевые интерфейсы. Обработка Ethernet данных на уровне пакетов производится в МК на программном уровне. В качестве центрального коммутатора TDM данных используется ПЛИС. К ней посредством РСМ шин подключаются 2 контроллера/формирователя потоков E1, набор микросхем (chipset) xDSL и МК. ПЛИС, согласно п.1.5, является коммутатором данных всех сетевых и линейных интерфейсов, а также блоком синхронизации этих интерфейсов
Микроконтроллер (МК)[1] Samsung S3C4510 32-х разрядный, архитектура ARM-7.Тактовая частота: 50 МГц.Напряжение питания: 3,3В.Рассеиваемая мощность: прим. 600 мВт.Периферийные порты: 2xUART, 2xHDLC, ІхМЩМАС).Поддержка SDRAM.Цена: 7$ в партиях 10 000 шт.
ПЛИС [2] Altera ЕР1К.50ТС144-7(ишЕР1СЗТ144С8,используется вLTUc2006r.). Количество логических элементов: 2880 (2910).Встроенная память: прим, 40 (58) кбит. Напряжение питания ядра: 2,5 (1,5) В. Встроенные аппаратные ФАПЧ: нет (1). Максимальная частота работы лростейшихблоков: 75 (240) МГц. Цена: 12,5(9)$впартнях 1000шт.
Набормикросхем xDSL[3] Mindspccd TechnologiesМ28976 Тип линейного кодирования: ТС-РАМ16/32 Диапазон линейных скоростей передачи: 200 ... 4624 кбит/с с шагом 64кбит/с. Дальность передачи: 3,5 км на кабеле КСПП 0,4. 9,0 км на кабеле МКСБ 1,2. Требования к jitter синхросигнала на входе: 0,03 UI.Напряжение питания 1,8В, 3,3В, 12В.Рассеиваемая мощность: примерно 1,2 Вт на максимальной линейной скорости.
После проведения успешных предварительных испытаний работы набора микросхем xDSL, было принято решение о разработке и производстве опытной серии модулей LTU и линейных регенераторов.
Написание кода ПЛИС состояло из 3-х основных отапов; разработки архитектуры, реализации и отладки основных блоков. Ниже представлены финальные результаты успешно выполненной работы по созданию ПЛИС для разработанного модуля LTU.
Выбранная архитектура подразумеваем что ПЛИС является центральной частью модуля СПДГТС и обеспечивает: Передачу данных между сетевыми и линейными интерфейсными микросхемами в соответствии с настройками, полученными от М.К. Адаптацию форматов данных иол особенности каждой используемой микросхемы. Диагностику параметров передачи данных и состояния интерфейсов. Вставку служебной информации в потоки данных. В данном параграфе приводится описание архитектуры ПЛИС, сопровождаемое несколькими иерархически связанными структурными схемами.
Блок управления или интерфейс взаимодействия с МК. Данный блок представляет собой набор регистров, которые могут быть записаны или считаны МК. Он подключается отдельными сигналами к остальным блокам ПЛИС и осуществляет их конфигурирование и мониторинг.
Блок передачи данных в DSL интерфейс. Предназначен для сбора данных от всех сетевых интерфейсов модуля, их преобразования и передачи в DSL интерфейс.
Блок приема данных из DSL интерфейса. Данный блок распределяет данные, поступившие из DSL интерфейса, в сетевые интерфейсы. Также в блоке производятся дополнительные преобразования, необходимые для работы сетевых интерфейсов.
Таблица коммутации». Данные этого блока используются блоками приема и передачи данных для того, чтобы определить, какую информацию от сетевых интерфейсов следует передавать в линейный (DSL) интерфейс и обратно в текущий момент времени. Запись данных коммутации в этот блок производится блоком управления при инициализации модуля, либо при смене конфигурации пользователем.
Структурная схема блока передачи данных в DSL .показана на рис. 4.7. Данные от сетевых интерфейсов Еї І и El 2 поступают на вход соответствующих буферов FIFO. Блоки El J Mapper я Н3_ 2 Mapper генерируют стробы, управляющие записью в буфера FIFO. Генерация тгах стробов производится в соответствия с данными «Таблицы коммутации». Для получения этих данных блоки Mapper иснояьзухя отдельные линии СВИЛИ. Блоки Mapper, используя внутренние счетчики и сигналы синхронизации соответстйуюцшх интерфейсов, определяют номер текущего КИ. По линиям связи с «Таблицей коммутации» блохи Mapper передают номера передаваемых КИ и получают Й ответ сигналы разрешения пли запрещения передачи; а также, например, в случае DSL Mapper, дополнительные сигналы выбора источника данных.
Чтение данных из буферов FIFO и т HPLC контроллера МК (данные Ethernet) производится под управлением блока DSL Mapper, Этот бяок генерирует стробы чтения, а также управляет системой мультиплексоров (MUX) для шммуіадии данных нз вход DSL интерфейса. Подобно блокам В1__х Mapper, DSL Mapper использует данные «Таблицы коммутации;;.
Описанная выше организация блока «Таблица коммутации» очень компактна вследствие того, что она использует всего один блок памяти ПЛИС (ЕАВ). Объем необходимой памяти может быть представлен суммой:
