Содержание к диссертации
Введение
Глава 1. Состояние и проблемы развития СДЦАП и СДАЦП звукового диапазона 14
Глава 2. Методы передискретизации в СДЦАП и СДАЦП звукового диапазона 26
2.1. Цифровая модуляция 27
2.2. Понижение частоты дискретизации сигнала в СДАЦП 38
2.3. Повышение частоты дискретизации сигнала в СДЦАП 42
Глава 3. Цифровые ядра СДЦАП звукового диапазона 45
3.1. Общие требования к СДЦАП 45
3.2. Состав и принцип действия СДЦАП 47
3.3. Цифровой фильтр 56
3.4. Сигма-дельта модулятор 81
3.5. Математические и функциональные модели цифровых ядер СФ блоков СДЦАП 88
3.6. Библиотека заказных и специализированных узлов 91
3.7. Топологическая реализация цифрового ядра СФ блоков СДЦАП 91
3.8. Маршрут проектирования цифровых ядер СФ блоков СДЦАП звукового диапазона 92
3.9. Техническая документация на разработанные СФ блоки 94
3.10. Аттестация цифрового ядра СФ блоков звуковых СДЦАП 94
Глава 4. Цифровые ядра СДАЦП звукового диапазона 98
4.1. Общие требования к СДАЦП 98
4.2. Состав и принцип действия СДАЦП 99
4.3. Цифровой фильтр 103
4.4. Цифровая коррекция передаточной характеристики СДАЦП 111
4.5. Математические и функциональные модели цифровых ядер СФ блоков СДАЦП 114
4.6. Библиотека заказных и специализированных узлов СДАЦП 114
4.7. Топологическая реализация цифрового ядра СФ блока СДАЦП 114
4.8. Маршрут проектирования цифрового ядра СФ блоков СДАЦП звукового диапазона 115
4.9. Техническая документация на разработанные СФ блоки 116
4.10. Аттестация цифрового ядра СФ блоков звуковых СДАЦП 116
Глава 5. Внешний интерфейс и тестирование СДЦАП и СДАЦП звукового диапазона 120
5.1. Внешний интерфейс 120
5.2. Тестирование 131
Основные выводы и результаты 138
Список литературы 140
Приложение А. Пример расчета цифрового фильтра для СДЦАП 147
Приложение Б. Топология разработанных СФ блоков 157
- Состояние и проблемы развития СДЦАП и СДАЦП звукового диапазона
- Понижение частоты дискретизации сигнала в СДАЦП
- Математические и функциональные модели цифровых ядер СФ блоков СДЦАП
- Цифровая коррекция передаточной характеристики СДАЦП
Введение к работе
Актуальность
В соответствии основами политики Российской Федерации в области развития электронной компонентной базы (ЭКБ) на период до 2010 года, одним из приоритетов является освоение разработки, производства (воспроизводства) и совершенствование ЭКБ на основе прогрессивной отечественной технологии сложно-функциональных блоков (СФ блоков, по зарубежной терминологии IP блоки).
В соответствии с этим в период до 2010 года обеспечивается переход к производству ЭКБ на основе СФ блоков и освоение промышленного производства СБИС «Система на кристалле». Основным механизмом реализации основ является консолидация усилий и ресурсов на приоритетных направлениях развития ЭКБ в рамках федеральной целевой программы «Национальная технологическая база».
В СБИС типа «Система на кристалле» в настоящее время используются цифровые и аналоговые периферийные блоки. В таких системах необходим интерфейс между цифровой и аналоговой частью. Для обеспечения интерфейса применяются ЦАП и АЦП.
Диссертация посвящена разработке цифровых ядер СФ блоков сигма-дельта аналого-цифровых (СДАЦП) и цифро-аналоговых преобразователей (СДЦАП) звукового диапазона, удовлетворяющих современным мировым стандартам и ориентированным на применение в СБИС типа «Система на кристалле».
Одной из областей применения ЦАП и АЦП является обработка звуковых сигналов. Частота дискретизации таких сигналов невысокая (до 192 кГц). При этом разрядность сигнала составляет 16...24. Анализ мирового опыта в области обработки звуковых сигналов показал, что для их обработки используются ЦАП и АЦП на основе сигма-дельта
7 модуляции, так как устройства, построенные на их основе, наиболее
соответствуют требованиям разработчиков звуковой аппаратуры.
Диссертация выполнена в рамках опытно-конструкторской работы «Тон-СФ» («Разработка технологии проектирования семейства КМОП СФ блоков звуковых сигма-дельта ЦАП и АЦП, а также синтезаторов частот звукового диапазона с фазовой автоподстройкой частоты для интеграции в составе СБИС «система на кристалле»). Место выполнения диссертации -МИФИ и ЗАО ЦП «Ангстрем-СБИС».
В рамках ОКР поставлена задача разработать семейство СФ блоков звуковых СДЦАП и СДАЦП, а также универсальные, отлаженные методы и средства проектирования СДЦАП и СДАЦП (на начальном этапе -математические методы, методы выбора оптимальной структуры), применение которых позволит сократить время разработки СДЦАП и СДАЦП.
Методики и средства проектирования СФ блоков СДЦАП и СДАЦП разработаны за рубежом и активно используются ведущими мировыми производителями, однако информация о них, в имеющихся литературных источниках и технических документациях, отсутствует, в связи с тем, что она является конфиденциальной.
Основные исследования диссертации связаны с разработкой цифровых блоков в виде универсальных цифровых ядер, которые составляют основу СФ блоков СДЦАП и СДАЦП звукового диапазона, а также с исследованием методик и средств их проектирования.
Цель диссертации
Цель диссертации - разработка цифровых ядер СДЦАП и СДАЦП звукового диапазона и создание на их основе семейства СФ блоков
8 СДЦАП и СДАЦП для применения в СБИС типа «Система на
кристалле», характеристики которых соответствуют зарубежным аналогам.
Для достижения поставленной цели в диссертации решаются
следующие задачи:
Исследование тенденций развития СДЦАП и СДАЦП, выпускаемых ведущими мировыми производителями.
Анализ архитектур и характеристик звуковых СДЦАП и СДАЦП. Анализ существующих методик разработки звуковых СДЦАП и СДАЦП.
Создание методик и средств проектирования СДЦАП звукового диапазона.
Создание методик и средств проектирования СДАЦП звукового диапазона.
Разработка семейства цифровых ядер СДЦАП и СДАЦП с требуемыми характеристиками с помощью созданных методик и средств проектирования.
Создание семейства СФ блоков СДЦАП и СДАЦП для СБИС типа «Система на кристалле» на основе разработанных цифровых ядер.
Научная новизна диссертации
Предложена оригинальная методика минимизации длины разложения коэффициентов цифрового фильтра, позволяющая уменьшить аппаратные затраты, необходимые для создания цифрового фильтра, примерно на 30-40% (глава 3, стр. 64).
Разработан алгоритм, реализующий расчет и оптимизацию коэффициентов цифрового фильтра. Алгоритм позволяет рассчитать цифровой КИХ-фильтр, характеристики которого удовлетворяют требованиям ТЗ (глава 3, стр. 67).
Предложена методика минимизации аппаратных затрат сигма-дельта модулятора. Использование методики позволяет уменьшить размеры регистров и сумматоров примерно в 2 раза без ухудшения характеристик выходного сигнала (глава 3, стр. 87).
Предложен маршрут проектирования цифровых ядер СФ блоков СДЦАП и СДАЦП, характеристики которых удовлетворяют требуемым (глава 3, стр. 92, глава 4, стр. 115).
Результаты диссертации представлены в виде:
Разработанного семейства цифровых ядер СФ блоков СДЦАП и СДАЦП звукового диапазона.
Методик и средств проектирования цифровых ядер СФ блоков СДЦАП и СДАЦП звукового диапазона.
Программ, разработанных в рамках создаваемых методов и средств проектирования.
Методик минимизации аппаратных затрат при реализации основных цифровых блоков СДЦАП и СДАЦП.
Разработки внедрены на следующих предприятиях: ГУП НПЦ «ЭЛВИС» в проекте СБИС мультимедийного микропроцессора «Мультикам» в составе СФ блоков звуковых сигма-дельта ЦАП среднего класса и сигма-дельта АЦП низшего класса, ЗАО ЦП «Ангстрем-СБИС» при выполнении ОКР «Тон-СФ».
Планируется использование результатов диссертации в ФГУП НИИМА «Прогресс» в СБИС для цифрового телевидения.
10 Практическая значимость результатов диссертации
Результаты диссертации могут быть использованы при проектировании широкого класса КМОП СБИС типа «Система на кристалле», а так же отдельных микросхем для обработки музыки, речевых сигналов. Так же возможно использование разработанной методики для расширения области применения СДЦАП и СДАЦП (медицина, гидроакустика, телекоммуникации) за счет перехода на другие диапазоны частот.
Апробация диссертации
Основные результаты диссертации были доложены на 3-й, 4-й, 5-й и 6-й научно-технической конференции. Электроника, микро- и наноэлектроника, проходивших в (Санкт-Петербурге в 2002-м году, в Костроме в 2003-м году, в Нижнем Новгороде в 2004-м году, в Вологде в 2005 году). А так же на конференциях «Молодежь и Наука», проведенных в 2001-м и 2002-м гг. и Всероссийской научно-технической конференции «Проблемы разработки перспективных микроэлектронных систем - 2005».
Структура диссертации
Диссертация состоит из введения, пяти глав, заключения и приложений.
В первой главе проведен обзор мировой электроники в области проектирования и производства СДЦАП и СДАЦП звукового диапазона. Проведено исследование литературы по данной тематике, а также микросхем различных мировых производителей. Данное исследование необходимо для классификации СДЦАП и СДАЦП по различным параметрам (разрядность, быстродействие, отношение сигнал-шум) и выявления тенденций их развития. Это позволило определить существующие недостатки в области проектирования звуковых СДЦАП и СДАЦП и определить направления и задачи для их устранения.
Также проведено исследование состояния дел в отечественной электронике в области разработки СДЦАП и СДАЦП звукового диапазона. Это позволило определить, какие СДЦАП и СДАЦП необходимы для разработки на данном этапе развития отечественной электроники для того, чтобы конкурировать на внутреннем рынке с иностранными производителями.
Во второй главе рассмотрен метод передискретизации, который является основой построения СДЦАП и СДАЦП. Глава посвящена теории, описывающей данный метод. Рассмотрены достоинства и недостатки метода по сравнению с другими методами построения ЦАП и АЦП. Рассмотрены различные архитектуры построения СДЦАП и СДАЦП в целом и их блоков (цифрового фильтра и цифрового сигма-дельта модулятора). В конце главы сделан вывод о целесообразности построения СДЦАП и СДАЦП с той или иной архитектурой. Также сделано заключение о целесообразности применения различных архитектур применительно к различным классам СДЦАП и СДАЦП.
В третьей главе описана методика проектирования цифрового ядра СДЦАП звукового диапазона. В основе методики проектирования лежит теория передискретизации, описанная в главе 2. Данная методика включает в себя методику квантования и оптимизации коэффициентов цифрового фильтра и сигма-дельта модулятора. Так же данная методика включает в себя программные и аппаратные средства проектирования СДЦАП. Программные средства включают в себя программу расчета и оптимизации коэффициентов цифрового фильтра. Аппаратные средства включают в себя различные разработанные архитектуры цифрового фильтра, которые позволяют реализовать цифровой фильтр с требуемыми характеристиками. Также аппаратные средства включают в себя разработанные цифровые ядра СДЦАП, на основе которых можно строить СДЦАП с требуемыми характеристиками. Применение этой методики
12 позволяет разрабатывать СДЦАП с требуемыми характеристиками
за короткие сроки (до нескольких месяцев).
В четвертой главе описана методика проектирования цифрового ядра СДАЦП звукового диапазона. Данная методика в целом не отличается от методики построения СДЦАП. Различие заключается только в предлагаемых архитектурах цифрового фильтра и отсутствием надобности разработки сигма-дельта модулятора.
В пятой главе рассмотрены средства тестирования и внешний интерфейс СДЦАП и СДАЦП. В главе рассмотрено два типа тестирования СДЦАП и СДАЦП. Первый тип - мониторинг функционирования цифровых узлов. Этот режим необходим для контроля работы разработчиком. Второй тип - стандартная система тестирования JTAG IEEE Std 1149.1. Данный стандарт позволяет проводить производственное тестирование СФ блока в составе системы на кристалле.
Во второй части главы рассмотрены две модификации блоков СДЦАП и СДАЦП относительно внешнего интерфейса этих блоков.
Первая модификация предполагает подключение к системе через универсальный интерфейс, не имеющий привязки к какой-либо конкретной микропроцессорной или периферийной шине.
Вторая модификация предназначена для использования микропроцессорных подсистемах с шиной АМВА. Поскольку СДЦАП и СДАЦП характеризуются невысокой производительностью и не требуют высокоскоростного конвейеризованного обмена данными с системой, в качестве основного интерфейса была выбрана периферийная шина АМВА (АМВА Peripheral Bus).
На защиту выносятся следующие положения:
Разработанные СФ блоки СДЦАП и СДАЦП звукового диапазона.
Методики и средства проектирования СФ блоков СДЦАП и СДАЦП звукового диапазона, включающие программные
13 средства, которые позволяют синтезировать СДЦАП и
СДАЦП с заданными характеристиками.
Методика квантования и минимизации длины разложения коэффициентов цифрового фильтра при проектировании СДЦАП и СДАЦП.
Методика минимизации аппаратных затрат сигма-дельта модулятора при проектировании СДЦАП и СДАЦП.
Состояние и проблемы развития СДЦАП и СДАЦП звукового диапазона
Проанализированы характеристики микросхем СДЦАП и СДАЦП звукового диапазона, выпускаемых ведущими мировыми производителями. Также проведен анализ тенденций развития СДЦАП и СДАЦП. В результате определены варианты перспективных отечественных разработок данного типа с учетом спектра возможных применений.
Приведена классификация микросхем СДЦАП и СДАЦП, представлены общие тенденции их развития, сформулированные на основе анализа характеристик новейших выпускаемых и перспективных (планируемых к изготовлению) микросхем. Рассматриваются и анализируются характеристики серийных микросхем и блоков, выпускаемых в настоящее время рядом ведущих фирм.
Все материалы, на основании которых делаются выводы о тенденциях развития микросхем и блоков смешанной обработки сигналов разных типов и классов, взяты с Интернет сайтов фирм производителей.
Идея использования высоких частот дискретизации и однобитного кода для аналогового сигнала была предложена в 1946 году [1]. В это время было создано несколько вариантов дельта модуляции. Идея преобразования выходного сигнала модулятора в РСМ или DPCM форму, дискретизованной на частоте Найквиста, возникла в 1960 году [2]. Она основывалась на подсчете битов выходного сигнала дельта модулятора, представлении старшего бита как +1 и младшего бита как -1 и дискретизации на частоте Найквиста. Однако разрешение, достигнутое с помощью этого метода, было малым. Для того, чтобы получить требуемое разрешение, необходимо повышать частоту дискретизации примерно в 5 000 раз. Также необходима цифровая фильтрация для подавления высокочастотного шума модуляции, попадающего в полосу сигнала. Это стало основой метода передискретизации.
Также был разработан схожий метод интерполяции [3], который создавался для видеотелефонов [4]. Идея заключается в оцифровке сигнала простым квантователем (обычно 16 уровневым). При этом форма сигнала должна удовлетворять следующему требованию: переключение между уровнями должно происходить так, чтобы его среднее значение на интервале Найквиста было точным представлением значения входного сигнала. Эти схемы являются надежными и устойчивыми к неидеальностям аналоговых компонентов.
Квантователи были построены с помощью метода формирования шума (noise-shaping), предложенным в 1954 году [5]. Идея заключалась в измерении ошибки квантования на одном отсчете и вычитании ее из следующего входного отсчета. В 1962 году был предложен метод, основанный на сигма-дельта модуляции [6]. Он строился на основе дельта модулятора, но с входом интегратора суммировался входной сигнал, а не его выход.
В литературе встречается термин «дельта-сигма» модуляция и «сигма-дельта» модуляция для обозначения модуляторов. Это объясняется нежеланием разбивать привычный термин дельта модуляция, словом сигма для описания квантования с обратной связью и с однобитным кодом. Однако правильное название - дельта-сигма модуляция.
В середине 70х сигма-дельта модуляторы получили большее распространение, чем дельта модуляторы. Однако в то же время методы передискретизации не имели широкого распространения.
В конце 80х, когда технология достигла уровня 2 мкм, стало возможным создавать интегральные АЦП и ЦАП с высоким разрешением. С ростом плотности, окружение микросхем оказывает большое влияние на их характеристики. Возрастает уровень шумов и помех. Таким образом, ухудшается разрешение выходного сигнала. Еще одним стимулом использования методов передискретизации стало широкое распространение цифровой записи для аудио высокой точности, требующее дешевые АЦП и ЦАП высокого разрешения. В последнее время методы передискретизации стали популярными, по крайней мере, в низкочастотных приложениях.
Первой областью применения сигма-дельта преобразователей стала цифровая телефония. Это преобразователи для голосового диапазона сигналов (8 битное разрешение, 8тыс. выборок в секунду), модемы с эхокомпенсацией (разрешение 12 и 16 бит и 8 тыс. выборок в секунду), ICDN интерфейс-приемопередатчик, где требуется 13-16 битное преобразование с частотой дискретизации 80... 160 кГц.
Изначальной целью использования методов передискретизации было упрощение цифровой и аналоговой схем при повышении коэффициента передискретизации. Сейчас разработчики усложняют цифровую и аналоговую часть ради понижения коэффициента передискретизации. В современных преобразователях используются модуляторы, включающие фильтры пятого порядка, каскадированные модуляторы [7], [8]. Это приводит к расширению области применения методов передискретизации на более высокие частоты сигнала. Методы передискретизации обеспечивают широкий диапазон компромиссов, благодаря таким переменным как коэффициент передискретизации, порядок фильтров, используемых в модуляторах, тип модулятора, число уровней квантования в модулированном сигнале, число ступеней и порядок фильтров повышающих или понижающих частоту дискретизации.
С развитием электронных технологий растут и возможности по применению сигма-дельта преобразования в составе сложных систем, таких, например, как частотные синтезаторы, системы подавления джиттера таковых сигналов и т.п. Уровень развития сигма-дельта преобразователей позволит использовать их в системах цифрового видео и телевидения. Главными достоинствами СДЦАП и СДАЦП является высокая разрешающая способность при низкой стоимости и потребляемой мощности.
В настоящее время сигма-дельта АЦП и ЦАП используются в основном для обработки низкочастотных сигналов вследствие малого быстродействия. На рис. 1.1 показаны требования к ЦАП и АЦП. Из этого рисунка можно сделать вывод, что звуковые СДЦАП и СДАЦП используются в основном в телефонии, бытовом аудио и профессиональном аудио.
На рис. 1.2 и рис. 1.3 показаны абсолютные и относительные значения микросхем АЦП общего назначения с разной разрядностью на примере компаний Texas Instruments и Analog Devices. Данные производители выбраны потому, что они являются одними из лидеров в данной области и на их долю приходится около 70% мирового рынка звуковых СДЦАП и СДАЦП. Из анализа этого рисунка следует, что из общего числа микросхем данного класса более половины составляют АЦП с относительно низкой разрядностью (12, 10 и 8 бит). Так как разрядность подавляющего количества микросхем СДЦАП и СДАЦП больше 16 (хотя и выпускаются 8 разрядные), то на основании диаграммы можно сделать вывод, что доля сигма-дельта преобразователей на мировом рынке составляет примерно 30%. Поэтому производство СДЦАП и СДАЦП в России является целесообразным [9].
Понижение частоты дискретизации сигнала в СДАЦП
При разработке СДАЦП возникает проблема понижения частоты дискретизации сигнала (децимация), поступающего с сигма-дельта модулятора. Частота дискретизации такого сигнала в сотни раз выше требуемой частоты дискретизации выходного сигнала СДАЦП. Далее проведен обзор проблем, возникающих при понижении частоты дискретизации сигнала, и приведены способы их решения, которые будут применены на практике и описаны в главе 3.
Многоступенчатая децимация Выход сигма-дельта модулятора представляет собой входной сигнал, смешанный с его вне-полосовыми компонентами, шумом модуляции, шумами схемы и помехами. Цифровой фильтр служит для подавления вне-полосовых составляющих сигнала. Для этого необходим фильтр с пологим срезом АЧХ, так как его спектр нарастает медленно. Шум увеличивается со скоростью 12 дБ на октаву в модуляторе второго порядка.
Первая ступень уменьшает частоту дискретизации сигнала с 1 МГц до 32 кГц. Фильтр на этом этапе предназначен только для удаления шума модуляции, так как этот шум преобладает на высоких частотах. Вне-полосовые компоненты сигнала преобладают на низких частотах, и они удаляются с помощью фильтра с крутым спадом АЧХ на второй ступени.
Улучшение характеристик выходного сигнала достигается при повышении порядка передаточной функции фильтра [31]. Причем порядок фильтра должен быть на единицу больше, чем порядок модулятора.
Фактором, который влияет на выбор промежуточной частоты дискретизации в многоступенчатом фильтре дециматоре, является наклон частотной характеристики фильтра на границе полосы сигнала f0. Наклон увеличивается при понижении коэффициента передискретизации.
Кроме подавления шумов модуляции фильтр обеспечивает требуемое подавление высокочастотных компонентов сигнала, которые отображаются в полосу сигнала при передискретизации [31]. Из рис. 2.11 видно, что такое подавление производится на частоте fo - fo На промежуточной ступени используют OSR = 4. Если OSR меньше 4, то происходит ухудшение характеристик, если OSR больше 4, то требования к АЧХ следующей ступени децимации ужесточаются [31].
Построение цифрового фильтра дециматора Одним из достоинств фильтров дециматоров является то, что отчеты, которые не появятся на выходе, не обрабатываются в фильтре. Входная секция фильтра обрабатывает входные отсчеты на большой частоте. После передискретизации последующие ступени обрабатывают отсчеты на более низкой частоте [30]. Входной сигнал поступает в каскад из К интеграторов. Формируется передаточная функция (l-z lJK. !3атем выходной сигнал интеграторов передискретизируется на частоту fD и поступает в каскад из К дифференциаторов для получения общей ПФ [(\-z )/(\-z ])]K. Недостаток такого метода заключается в том, что количество интеграторов увеличивается при необходимости обеспечить защиту от переполнения. Сложность заключается в реализации модульной арифметики. Каждый интегратор и дифференциатор хранит только необходимое количество разрядов для обеспечения длины выходного слова, не более чем К log2(N) + b разрядов. При такой разрядности интеграторов и дифференциаторов переполнения происходить не будет. Фильтр нижних частот
ФНЧ на последнем этапе децимации необходим для формирования окончательного подавления компонент входного сигнала, попавших в полосу вследствие понижения частоты дискретизации. Требование к его АЧХ меньше, чем без использования гребенчатого фильтра на первой ступени, так как частота дискретизации fo на его входе мала. ФНЧ обеспечивает окончательное формирование выходного сигнала.
Таким образом, метод передискретизации является основным методом при создании СФ блоков СДЦАП и СДАЦП. Применение этого метода позволяет строить высокоразрядные СДЦАП и СДАЦП (до 24 разрядов) без применения высокопрецизионных компонентов в аналоговых блоках. Для изготовления аналоговых компонентов достаточно использовать стандартные технологические процессы, что позволяет уменьшить затраты на изготовление СФ блоков.
В СДЦАП производится повышение частоты дискретизации для того, чтобы обеспечить требуемые характеристики выходного сигнала после сигма-дельта модулятора. Однако при повышении частоты дискретизации симметричные составляющие спектра сигнала попадают в полосу сигнала. Для их удаления применяется цифровой фильтр.
В СДАЦП производится понижение частоты дискретизации сигнала после сигма-дельта модулятора, так как она в десятки или сотни раз выше требуемой частоты дискретизации выходного сигнала СДАЦП в целом. Однако при понижении частоты дискретизации симметричные составляющие спектра попадают в полосу сигнала. Для удаления этих составляющих применяется цифровой фильтр.
Однако применение цифрового фильтра, такого же, как и в СДЦАП не возможно вследствие высокой частоты следования отсчетов на входе цифрового фильтра. Поэтому в СДАЦП используется многоступенчатая децимация, на первой ступени которой используется comb фильтр, а на второй ступени используется ФНЧ, такой же, как и в СДЦАП.
Сигма дельта модулятор в СДЦАП преобразует сигнал в сигма-дельта формат и вытесняет шум в область высоких частот, где он подавляется ФНЧ на выходе. В данной главе были описаны теоретические основы работы сигма-дельта модулятора и особенности, которые требуется учитывать при его расчете.
Математические и функциональные модели цифровых ядер СФ блоков СДЦАП
Математические и функциональные модели СФ блока СДЦАП позволяют разработчику на начальном этапе проектирования оценить характеристики СФ блока в целом и провести предварительный расчет основных его блоков. Также функциональные модели позволяют системному интегратору проводить моделирование системы, частью которой является разрабатываемый СФ блок.
Математические модели Под математическими моделями СФ блоков СДЦАП понимаются поведенческие модели в среде MATLAB. Разработаны математические модели основных блоков СДЦАП: цифрового фильтра, сигма-дельта модулятора. Моделирование этих моделей позволяет провести предварительную оценку характеристик выходного сигнала и основных параметров этих блоков. В процессе выполнения работ были разработаны поведенческая Verilog-модель, соответствующая разработанным алгоритмам функционирования цифровых фильтров и сигма-дельта модулятора, а также синтезируемая RTL-модель. Данные на выходе RTL моделей устройств, полученные в результате запуска набора тестов, сопоставлялись с данными, полученными при запуске того же набора тестов на поведенческой модели с целью проверки соответствия разработанной RTL-модели исходным алгоритмам. Функциональные модели
Поведенческая модель включает в себя четыре основных модуля: модуль ввода цифровых данных, модуль синхронизации, модуль цифрового фильтра и модуль сигма-дельта модулятора (рис. 3.28). Для каждого из модулей были определены интерфейсы с учетом временной сетки (в тактах системной синхронизации).
Структура поведенческой модели СДЦАП Модуль синхронизации осуществляет преобразование входного синхросигнала в системный синхросигнал, всегда имеющий частоту 256fs. Модуль ввода цифровых данных принимает входные отсчеты цифрового аудио-сигнала, поступающие по последовательному или параллельному порту, и передает их в модуль цифрового фильтра.
Модуль цифрового фильтра осуществляет обработку поступающих входных отсчетов в соответствии с алгоритмом работы цифрового фильтра, и выдает результаты в модуль сигма-дельта модулятора. Длительность обработки одного отсчета определяется в 128 тактов системного синхросигнала. Один раз за это время в модуль поступают данные из модуля ввода цифровых данных. Для хранения входных данных используются промежуточные переменные. Обработка данных внутри модуля осуществляется путем последовательного выполнения основных функций: аттенюация, линейная фильтрация, интерполяция (фильтр 1-го этапа, фильтр 2-го этапа, фильтр 3-го этапа). Для хранения промежуточных результатов используются массивы данных. Временная диаграмма работы поведенческой модели Модуль сигма-дельта модулятора осуществляет обработку поступающих из модуля цифрового фильтра результирующих данных в соответствии с алгоритмом работы сигма-дельта модулятора и выдает результаты в каждом такте системной синхронизации. RTL-модель RTL-модель
В библиотеку входят основные узлы СДЦАП, использование которых позволяет сократить время проектирования СФ блока. Основные узлы включают в себя блок цифрового фильтра (п. 3.3), блок сигма-дельта модулятора (п.3.4) и блок ОЗУ (п.3.5). СФ блоки СДЦАП низшего, среднего и высшего классов выполнены в базовом процессе AT06-DPTM и Fab-S (0,25 мкм). На рис. 3.31. приведен пример топологии цифрового ядра СФ блока СДЦАП высшего класса для технологии 0,25 мкм. Размер цифрового ядра по КМОП технологии 0,6мкм (AT06DPTM) - 3,4 x 3,3 мм2, размер блока по КМОП технологии 0,25 мкм (Fab-S) - 1,1 х 0,6 мм2.
Размер цифрового ядра СФ блока СДЦАП низшего класса по КМОП технологии 0,6мкм (AT06DPTM) - 2,0 х 2,1 мм2, размер блока по КМОП технологии 0,25 мкм (Fab-S) - 0,63 х 0,34 мм2. Размер цифрового ядра СФ блока СДЦАП среднего класса по КМОП технологии 0,6мкм (AT06DPTM) - 2,9 х 2,1 мм2, размер блока по КМОП технологии 0,25 мкм (Fab-S) - 1,12 х 0,4 мм2.
Примеры топологии СФ блоков СДЦАП низшего, среднего и высшего классов (включая и аналоговые части) для технологии уровня 0,6 и 0,25 мкм приведены в приложении Б. Таким образом, разработан маршрут проектирования СДЦАП звукового диапазона, позволяющий проектировать СДЦАП низшего, среднего и высшего классов за короткие сроки:
Цифровая коррекция передаточной характеристики СДАЦП
Квантование в блоке сигма-дельта модулятора может быть как одноуровневым, так и многоуровневым. Сигма-дельта модулятор в АЦП является аналоговым блоком, поэтому он не описывается в диссертации. Однако возникает необходимость цифровой коррекции нелинейности ЦАП в цепи обратной связи сигма-дельта модулятора [65].
Различают несколько основных видов ошибок преобразования в АЦП: ошибка смещения нуля, ошибка коэффициента передачи, интегральная нелинейность и дифференциальная нелинейность. В цифровой части СДАЦП корректируются ошибки смещения и наклона передаточной характеристики СДАЦП. Для обеспечения требуемых характеристик реализовывается механизм автокалибровки передаточной функции системы. Режим автокалибровки запускается автоматически после каждого включения питания через 1024 периода системной синхронизации или срабатывания внешнего сигнала сброса. В режиме автокалибровки аналоговый сигнал на входе АЦП блокируется, и на сигма-дельта модулятор подается эталонные напряжения «ноль», «максимум шкалы», «минимум шкалы». Эти напряжения в цифровой части преобразуются в цифровой код, который записывается в ОЗУ. Разница между полученным кодом и эталонным кодом - есть ошибка, которую нужно компенсировать.
Данная компенсация проводится цифровым способом. Вычисленные код смещения нуля и коэффициент наклона передаточной характеристики хранятся в памяти. Обработка выходного отсчета СДАЦП проводится в два этапа: вычитание кода смещения нуля и умножение полученного результата на коэффициент. Основная трудность при таком подходе заключается в аппаратной реализации умножения коэффициента наклона передаточной функции на отсчет. С целью избежать применения умножителя, что привело бы к серьезному усложнению схему и к резкому увеличению площади кристалла. Был разработан алгоритм коррекции, при котором операция умножения была заменена операцией сдвиг-сложение с использованием заранее зашитых в памяти коэффициентов наклона характеристики.
Считается, что различие между реальным и идеальным кодом не должно превышать шести разрядов. Поэтому в ПЗУ зашиваются из коэффициента. Различие между этими коэффициентами составляет 2 младших значащих разряда. Полученный в процессе калибровки код, сравнивается с каждым из 32-х кодов и, таким образом, выбирается необходимый коэффициент, на который будет производиться умножение в процессе нормальной работы СДАЦП.
Умножение производится с помощью специального блока, основой которого является АЛУ, управляемого из ПЗУ (см. рис. 4.12). Данный блок реализует операцию сдвиг-сложение, что позволяет очень сильно упростить схему блока цифровой коррекции, и, соответственно, площадь, занимаемую им на кристалле.
Примененная концепция, положенная в основу работы блока автокалибровки, обеспечивает необходимое качество преобразования и позволяет увеличить отношение сигнал/шум системы на 10-20 дБ.
Математические и функциональные модели СФ блоков СДАЦП разработаны по тем же принципам, что и модели для СФ блоков СДЦАП. Отличия от СДЦАП заключается в отсутствие моделей сигма-дельта модулятора (выходит за рамки диссертации) и добавлена модель comb-фильтра и компенсатора. (См. п.3.5)
В библиотеку входят основные узлы СДАЦП, использование которых позволяет сократить время проектирования СФ блока. Основные узлы включают в себя блок цифрового фильтра (п. 4.4) и блок ОЗУ (п.4.3).
СФ блоки СДАЦП низшего и среднего классов выполнены в базовом процессе 0,6 мкм и 0,25 мкм. На рис. 4.13. приведен пример топологии цифрового ядра СФ блока СДАЦП среднего класса для технологии 0,25 мкм. Размер блока по КМОП технологии 0,6мкм (AT06DPTM) - 6,3 х 4,0 мм2, размер блока по КМОП технологии 0,25 мкм (Fab-S) - 0,61 х 1,4 мм2.
Разработаны маршрут проектирования цифрового ядра СДАЦП звукового диапазона, позволяющий проектировать СДАЦП низшего и среднего классов, практически не отличается от маршрута проектирования СФ блоков СДЦАП. Отличие заключается только в отсутствии пунктов проектирования сигма-дельта модулятора и добавлении пунктов расчета comb фильтра и компенсатора: 1. Формирование технического задания. 2. Определение основных функциональных узлов СДАЦП. На рис. 4.2 приведена функциональная схема СДАЦП. 3. Определение требований к основным блокам СДАЦП. 4. Формирование регистров управления (см. п. 4.2.1). 5. На основании данных о частоте передискретизации выбирается количество ступеней comb фильтра. 6. Расчет коэффициентов цифрового фильтра для каждой ступени с помощью разработанной программы. Выбор импульсной характеристики обоснован в п. 3.3.1. 7. Разработка ОЗУ для блока цифрового фильтра. Размер ОЗУ выбирается исходя из длины импульсной характеристики фильтра. Диаграмма работы ОЗУ приведена в п. 4.2.4. 8. Реализация рассчитанного цифрового фильтра. Общая структура фильтра и архитектуры АЛУ приведены в п. 4.3.2. 9. Написание, моделирование и отладка модели СДАЦП на языке Verilog или VHDL. Уровень модели - RTL (уровень регистровых передач). 10. Синтез схемы и топологии, экстракция паразитных параметров и моделирование схемы с учетом паразитных параметров топологии.
