Содержание к диссертации
Введение
1 Проблема совместного проектирования аппаратного и программного обеспечения в системах на кристалле и пути ее решения
1.1 Этапы системного уровня проектирования СБИС класса "система на кристалле". 12
1.2 Системная сложность решения декомпозиции задачи на аппаратную и программную составляющие . 19
1.3 Анализ подходов к совместному аппаратно-программному проектированию систем на кристалле. 23
1.4 Формализация модели потока совместного проектирования аппаратного и программного
обеспечения 32
Выводы 43
2 Разработка методики декомпозиции системы на аппаратные и программные составляющие на примере дискретного вейвлет преобразования 44
2.1 Дискретное вейвлет преобразование в стандарте сжатия JPEG2000 46
2.2 Оценка ресурсов вариантов аппаратных и программных реализаций дискретного вейвлет преобразования . 52
2.3 Анализ задачи целочисленного линейного программирования как прототипа разрабатываемого метода 57
2.4 Метод аппаратно-программного разделения на основе оценки ресурсов. 60
Выводы 78
3 Исследование и разработка эффективных методов использования памяти при проектировании систем на кристалле 79
3.1 Анализ многоуровневой организации памяти в составе систем на кристалле. 79
3.2 Анализ характеристик аппаратного и программного доступа к памяти 86
3.3 Исследование возможностей использование внешней энергонезависимой памяти конфигурации ПЛИС для хранения пользовательских данных. 90
3.4 Разработка и исследование сложно-функционального блока доступа к внешней онфигурационной памяти 94
Выводы 101
4 Экспериментальные исследования и реализации аппаратно-программных устройств на базе сбис класса система на кристалле 102
4.1 Исследование и совершенствование системы прерываний процессора на базе ПЛИС. 102
4.2 Проектирование системы обработки видеосигнала с использованием специализированного кодера изображений . 114
4.3 Рациональное распределение ресурсов ПЛИС при использовании высокоскоростных
интерфейсов 118
Выводы 124
Заключение 125
Список обозначенй и сокращений 126
- Системная сложность решения декомпозиции задачи на аппаратную и программную составляющие
- Оценка ресурсов вариантов аппаратных и программных реализаций дискретного вейвлет преобразования
- Анализ характеристик аппаратного и программного доступа к памяти
- Проектирование системы обработки видеосигнала с использованием специализированного кодера изображений
Введение к работе
Актуальность темы. Развитие современных электронных систем управления, сбора и обработки данных, их постоянно растущие сложность и ресурсоемкость, а также необходимость сокращения сроков разработки требуют создания новых классов функционально сложных изделий микроэлектроники и внедрения совершенно новых технологических принципов разработки микроэлектронных устройств. При этом сокращение временных затрат на изготовление, верификацию и вывод изделия на рынок не должно влиять на качество разрабатываемых интегральных схем и их надежность.
Принципиально новой стала методология проектирования СБИС класса
«система на кристалле» (СнК), допускающая многократное использование
готовых, предварительно протестированных сложнофункциональных блоков
(СФ). В отличии от интегральных схем (ИС), СнК это комплекс, в состав
которого входят как аппаратная часть – чип, так и программная часть –
встраиваемое программное обеспечение. Наличие аппаратных и
программных (на базе софт-процессоров) реализаций, которые могут взаимодействовать между собой, позволяет создавать достаточно гибкие системы. В качестве технологической платформы для реализации цифровых СнК могут использоваться программируемые логические интегральные схемы (ПЛИС), позволяющие оперативно модифицировать систему. В 2011 г. одна из крупнейших компаний производителей ПЛИС фирма ALTERA в сотрудничестве с известными ARM и Intel назвала переход от специализированных заказных ИС к СнК на базе ПЛИС новым этапом развития микроэлектронной техники. При этом одним из ключевых вопросов стала задача повышения эффективности использования ресурсов и обеспечения требуемого быстродействия.
Научно-исследовательские работы в области БИС/СБИС,
программируемой логики и СнК принадлежат как отечественным
(Немудров В.Г., Грушвицкий Р.И., Мурсаев А.Х., Бухтеев А.В.,
Угрюмов Е.П., Адамов Ю.Ф., Палташев Т.Т., Шалыто А.А., Шейнин Ю.Е. и др.), так и зарубежным (S.S. Bhattacharyya, S. Saha, E. Lee, W. Wolf, S. J. Wei и др.) ученым.
На одном из этапов системного проектирования СнК должна решаться главнейшая проблема – декомпозиция на аппаратную и программную части существующих алгоритмов цифровой обработки. Отсутствие к настоящему времени единых подходов для решения этой проблемы, делает задачу разделения весьма актуальной.
Представленная диссертационная работа является самостоятельно выполненной, законченной научно-исследовательской работой, посвященной устройствам обработки информации в СнК. Предложенные в работе методики и алгоритмы способствуют созданию быстродействующих систем, отличающихся минимальными габаритами.
Объектом исследования диссертационной работы являются
программные и аппаратные блоки двумерного вейвлет-преобразования, реализованные в виде СБИС класса «система на кристалле».
Предметом исследования являются методы, алгоритмы и методики сопряженного проектирования аппаратных и программных средств как задачи линейного программирования в гетерогенных телевизионно-компьютерных системах на кристалле.
Цель работы и задачи исследования
Целью диссертации является повышение качества при проектировании СБИС класса «система на кристалле», в том числе разработка методов, алгоритмов и СФ блоков с учетом решения задачи декомпозиции для условий массогабаритных и коммутационных ограничений.
Достижение поставленной цели обеспечивается постановкой и решением в диссертационной работе следующих задач:
-
Исследование и разработка методики сопряженного синтеза аппаратного и программного обеспечения сложно-функциональных блоков вейвлет-кодирования изображений для устройств класса «система на кристалле».
-
Исследование и разработка эффективных методов использования и расширения функциональных возможностей подсистемы памяти при реализации устройств вейвлет-кодирования изображений.
-
Совершенствование механизмов и алгоритмов многоуровневой обработки прерываний в системах на кристалле.
-
Разработка методики распределения программного кода в многоуровневой подсистеме памяти.
-
Экспериментальная проверка разработанных методов, алгоритмов и методик в практике проектирования устройств обработки изображений для устройств класса «система на кристалле».
Методы исследования
На пути решения поставленных задач имеются определенные трудности, которые разделяются на три группы в соответствии с методами их преодоления:
-
Теоретические методы, в первую очередь аппарат теории графов, теория вычислительных устройств, задача линейного программирования и NP-полная задача, а также генерация специальных способов обработки информации, основанных на выборе процедур, параметров сигналов и структуры системы.
-
Методы разработки, основанные на широком применении языков (Verilog HDL, VHDL, C) и систем автоматизированного проектирования (САПР), призванные сократить время создания системы на кристалле.
-
Экспериментальные методы, призванные подтвердить полезность и реализуемость решений, полученных методами, относящимися к первым двум группам.
Основные положения, выносимые на защиту
-
Математическая модель распределения аппаратно-программных частей системы на кристалле, основанная на выделении вариантов реализации на следующих ступенях представления: алгоритм, преобразование, ресурсы.
-
Разработанная методика решения задачи декомпозиции системы на аппаратную и программную составляющие, базирующаяся на применении модифицированной задачи о ранце с мультивыбором (Multiple-choice Knapsack Problem).
-
Разработанная методика использования последовательной флеш памяти в качестве памяти программ для встроенного микропроцессора.
-
Модифицированный алгоритм программного поиска возникшего прерывания, позволяющий уменьшить время реакции на прерывание для встроенного микропроцессора.
-
Рациональное распределение программного кода между различными типами памяти в составе системы на кристалле.
Научная новизна диссертационной работы состоит в том, что:
-
Применение разработанной методики сопряженного синтеза аппаратного и программного обеспечения для двумерного вейвлет кодера изображения позволило получить новый научный результат – зависимость необходимых ресурсов СнК от времени преобразования для различных сочетаний программной и аппаратной составляющих.
-
Показано, что сложность при декомпозиции системы на аппаратную и программную составляющие определяется количеством возможных вариантов реализаций отдельных задач.
-
Предложен и разработан сложно-функциональный блок управления последовательной памятью, позволяющий расширить ее функции в системе на кристалле.
-
Предложен модифицированный алгоритм, позволяющий на основе программного поиска источника прерывания сократить время реакции системы на кристалле на обслуживание запросов прерывания.
Практическая значимость диссертации состоит в том, что:
-
Методика совместного аппаратно-программного разделения при проектировании в системах на кристалле позволяет оптимизировать используемые ресурсы и распределить их в соответствии с требуемыми ограничениями.
-
Использование последовательной флеш памяти в качестве памяти программ позволяет сократить коммуникационные и энергетические издержки за счет отсутствия дополнительной внешней памяти.
-
В условиях ограниченности ресурсов СнК выбор контроллера обработки прерываний, а также процедур повышения его быстродействия позволяет определить доступные ресурсы.
-
Рациональное распределение программного кода в подсистеме памяти ПЛИС позволяет минимизировать массогабаритные показатели
системы обработки изображения на базе специализированного кодера изображения.
Реализация и внедрение результатов исследования
Полученные результаты используются в деятельности ООО
"Дальневосточный специализированный центр безопасности информации
"МАСКОМ" (г. Хабаровск) при разработке и проектировании
аудиовизуальных систем обеспечения безопасности.
Результаты работы используются в ХИИК ФГОБУ ВПО СибГУТИ (г. Хабаровск) при изучении дисциплин «Цифровые устройства и спецпроцессоры» и «Цифровая обработка сигналов», в курсовом и дипломном проектировании студентов факультета «Инфокоммуникации и системы связи».
Результаты работы использовались в ОКР «Оптрон-1», выполненной в 2011-2013 гг. ОАО «Научно-исследовательский институт телевидения» по заказу Минпромторга России.
Апробация работы
Основные положения и отдельные результаты работы докладывались и обсуждались на:
- Межрегиональной научно-практической конференции
«Информационные и коммуникационные технологии в образовании и
научной деятельности» (Хабаровск, 2008 г.);
- Конференции-конкурсе научных работ молодых ученых ТОГУ
(Хабаровск, 2009 г.);
- Одиннадцатом краевом конкурсе-конференции молодых ученых и
аспирантов (Хабаровск, 2009 г.);
- Всероссийской конференции с элементами научной школы для
молодежи «Проведение научных исследований в области обработки,
хранения, передачи и защиты информации» (Ульяновск, 2009 г.);
- 8-й Международной конференции “Телевидение: передача и
обработка изображений” (Санкт-Петербург, 2011 г.);
а также на научно-технических семинарах кафедры «Вычислительная техника» ТОГУ.
Публикации
Основные результаты диссертационной работы опубликованы в 10 научных работах, в том числе 3 работы - в изданиях, рекомендованных ВАК к опубликованию основных научных результатов диссертаций на соискание учёных степеней доктора и кандидата наук, 5 работ в трудах конференций иных научных изданиях. Получены 2 свидетельства о государственной регистрации программы для ЭВМ.
Структура диссертации
Диссертация общим объемом 150 с. состоит из введения, четырех глав и заключения, содержит 137 с. основного текста, перечень используемой литературы из 77 наименований на 9 с.
Системная сложность решения декомпозиции задачи на аппаратную и программную составляющие
Продвижения в компьютерном проектировании, разработке СБИС и уменьшение технологических размеров кристаллов привело к взрывному росту и интересу в разработке встраиваемых систем (embedded systems). В реальной жизни мы сталкиваемся с большим количеством таких систем, выполняющих множество сложных задач. Эти задачи могут быть выполнены на программной или аппаратной платформе, каждая из которых имеет различную денежную стоимость. Например, кодек изображения стандарта JPEG может быть выполнен на универсальном процессоре (программное обеспечение) или на специализированной интегральной схеме (аппаратное обеспечение). Кроме того, существует большое количество разнообразных интерфейсов для передачи данных (UART, USB, Ethernet, и т.д.), каждый из которых имеет временную задержку, физические размеры и потребляемую мощность. Таким образом, перед разработчиком ставится задача выбора решения более выгодного как с технической, так и с экономической точки зрения, которая обычно определяется моделированием или данными, полученными из предыдущих проектов. Одним из этапов системного проектирования СнК (Рисунок 1.4) является процесс разбиения системы на аппаратную и программную составляющие. Данный этап, как было сказано ранее, определяет архитектуру системы и является одним из наиболее важных. Специфичность, многогранность и отсутствие единых подходов к решению проблемы декомпозиции делают эту задачу весьма актуальной.
В большинстве случаев цифровые функции могут быть осуществлены программно и выполняться универсальным процессором. Главной причиной для создания специализированных интегральных схем (ASIC) или же устройств выполненных аппаратно, является преодоление имеющегося при программной реализации ограничения по производительности. Эти ограничения могут рассматриваться в целом для всего этапа выполнения задачи (время выполнения) или для синхронизации ее отдельных подзадач, т.е. обеспечения требуемой скорости ввода/вывода данных между ними. Аппаратная производительность обычно определяется производительностью отдельных аппаратных ресурсов. В свою очередь программная производительность зависит от количества команд, которые процессор должен выполнить и от параметра производительности (количества тактов, затрачиваемых на выполнение одной инструкции) процессора. В целом, применение аппаратных реализаций, как правило, быстрее, так как используемые ресурсы оптимизированы для определенного набора задач. Однако в отсутствии строгих ограничений на производительность, некоторые части (подпрограммы) могут быть выполнены быстрее на процессоре общего назначения, в то время как другие будут выполняться достаточно долго. Например, большинство микропроцессоров работают с байтовыми операндами, а специализированные контроллеры содержат бит-ориентированные операции, которые приводят к дополнительным вычислительным затратам, при полностью программном выполнении [6]. Однако при этом, программная реализация обеспечивает непринужденность и гибкость перепрограммирования за возможную потерю производительности.
Методы аппаратно-программной декомпозиции обеспечивают систематическую и оперативную оценку альтернатив реализации. Обмен между различными крайностями, такими как, например, стоимость (размер кристалла) и производительность системы диктуют выбор между аппаратным и/или программным решением. Однако, исходя из практического опыта разработчиков, можно сказать, что рентабельные проекты используют сочетание аппаратного и программного обеспечения для достижения конечных целей. Учитывая, что входная спецификация проекта может состоять из одной или нескольких неоднородных спецификаций, конечным решением задачи разделения на аппаратную и программную части, является некоторая зависимость, которая в общем виде приведена на рисунке 1.5.
Указанные на рисунке 1.5 ограничительные линии определяют пространство для проектирования. При этом увеличению стоимости (размера кристалла) соответствует увеличение стоимости аппаратных решений (или увеличение количества логических элементов). Как следствие, синтезируемые аппаратные решения для больших систем могут быть довольно дорогими, в зависимости от выбранной технологии изготовления чипа. С другой стороны, программная реализация часто не отвечает ограничениям по производительности. Наряду с приведенной зависимостью возможны и другие, определяемые применяемыми методиками. Так, например, возможны алгоритмы, позволяющие минимизировать либо потребляемую мощность, либо размер занимаемой памяти и т.д. В итоге, на этапе аппаратно-программного разделения разработчик должен определить приоритетные направления задачи оптимизации и в рамках существующих ограничений найти возможные варианты решения.
Однако кроме возможных положительных моментов процесса аппаратно-программной декомпозиции существует также ряд ограничений, связанный в основном с неполноценностью применяемых для этих целей методик. В [7] приводятся возможные проблемы, с которыми может столкнуться разработчик в процессе проектирования:
Моделирование системы относится к проблеме спецификации, т.е. проблеме фиксации важных аспектов функциональных возможностей системы и ограничений для облегчения реализации и оценки проекта. Большинство языков описания аппаратных средств позволяет выражать функциональные возможности системы как последовательность действий, выполняемых взаимодействующими между собой вычислительными элементами. Основными проблемами, применительно к проектированию аппаратно-программных систем, относятся: явный или неявный параллелизм в спецификации; модель взаимосвязи аппаратной и программной части; спецификация потока управления или информация планирования.
Существует связь между параллелизмом в спецификации и обычным разделением в системных описаниях. Как правило, языки, которые содержат подробное разделение посредством разрыва потока управления, не могут дать явное определение параллелизма. Информация о параллелизме получается тогда, когда выполняется анализ зависимостей, при этом сложность зависит от используемой модели взаимосвязи.
Оценка ресурсов вариантов аппаратных и программных реализаций дискретного вейвлет преобразования
Современные устройства цифровой обработки данных являются ярким примером мультимедийных приложений, которые требуют для реализации в портативных устройствах значительные вычислительные ресурсы и минимальное энергопотребление. Толчком к уменьшению стоимости конечных устройств стало повышение уровня интеграции ведущего к системам на кристалле, которые объединяют интерфейс обработки и хранения данных на одном кристалле кремния. Такие системы, как правило, нуждаются в значительных объемах памяти для хранения входных, выходных и промежуточных данных (например, изображения, аудио или видео) в процессе множественных вычислений. Для уменьшения времени доступа к памяти и увеличения производительности, память размещают на одном кристалле с вычислителем [43]. Однако большее количество внутрикристальной памяти (on-chip memory) при всей ее полезности, имеет два недостатка: 1. Энергопотребление зависит от количества внутрикристальной памяти. 2. Наблюдается негативное воздействие на выпуск интегральных схем, так как дефектная плотность для памяти примерно в два раза больше, чем для логики [44].
Использование ПЛИС со встроенным процессором (или сетью процессоров) представляется наиболее гибким решением для проекта вейвлет-кодирования изображения, поскольку такое решение в наименьшей степени подвержено устареванию, содержит максимальное количество СФ блоков и требует минимум внешних компонентов [45]. Исходя из целей диссертационной работы использование ПЛИС со встроенным процессором позволяет минимизировать количество внешних связей и, тем самым, реализовать весь функционал системы на одном кристалле. В настоящее время наиболее применимы две реализации встроенного процессорного ядра: аппаратная (hard-core) и программно-аппаратная (soft-core). У каждой такой реализации имеются свои преимущества и недостатки.
Аппаратные ядра, используемые в ПЛИС, обладают следующими достоинствами: 1. Максимально высокая производительность для типовых (универсальных) применений. 2. Как правило, минимум занимаемой на кристалле площади, с учетом встроенных периферийных узлов. 3. Подробная документация на систему команд архитектуру процессорного ядра. 4. Высокая степень оптимизации и надежности. Тем не менее, аппаратным ядрам присущи серьезные ограничения, существенные для специализированных систем обработки изображений: 1. Жесткая привязка к архитектуре и системе команд заданного процессорного ядра. 2. Негибкая реализация и невозможность модифицировать ядро. 3. Сложная переносимость на другие платформы. 4. Количество процессоров на кристалле определяется на этапе производства и никак не связано со спецификой решаемой задачи. Если процессорное ядро может быть выполнено на ПЛИС точно также как на дискретных элементах, то по сравнению с готовым аппаратным процессором, softcore имеет более низкую стоимость и за счет специализированных команд более высокую производительность. Кроме этого такое решение [45] обладает следующими преимуществами: 1. Возможность оптимизации интерфейса с периферийными устройствами. 2. Параллельное (сопряженное) проектирование аппаратного и программного обеспечения. 3. Возможность разработки специализированных прикладных процессоров. 4. Возможность создания многопроцессорных систем на одном кристалле. 5. Простота тестирования в целевой среде и доступ к параметрам моделирования. Учитывая вышесказанное, для достижения целей диссертационной работы, лучше использовать soft-core для их использования в составе ПЛИС. Тем не менее сам факт использования встроенных процессоров в ПЛИС не снимает важный вопрос – разделения функций системы по принципу реализации на аппаратные и программные, т.е. проведение сопряженной аппаратно-программной оптимизации. Решение этой задачи на примере дискретного вейвлет преобразования приведено ниже.
Дискретное вейвлет преобразование в стандарте сжатия JPEG2000.
Одним из примеров цифровой обработки является стандарт сжатия для неподвижных изображений JPEG2000. Благодаря адаптации дискретного вейвлет преобразования (ДВП) и адаптивного бинарного арифметического кодера, JPEG2000 предоставляет богатый набор функций, которые были недоступны в его предшественнике JPEG. Кроме того, motion-JPEG2000 преподносится как альтернатива MPEG в части разработки высококачественных схем сжатия видеоизображения. Особенно это востребовано в устройствах, где необходима запись и воспроизведение статичных и движущихся изображений, таких как цифровые камеры, сотовые телефоны и т.д.
Для того чтобы выполнить разделение на аппаратную и программную часть необходимо определить алгоритм и архитектуру будущей системы. Рассматривая различные архитектуры кодера JPEG2000 можно весь процесс кодирования разделить на три этапа:
Анализ характеристик аппаратного и программного доступа к памяти
Определим единицы измерения сложности реализации в базисе ПЛИС для схем различных архитектур. ПЛИС/FPGA изготовлены по КМОП-технологии статических оперативных запоминающих устройств. ПЛИС может быть многократно перепрограммирована путем динамической перезагрузки информации о конфигурации. Данное обстоятельство позволяет реализовать на одной микросхеме ПЛИС множество устройств, каждое из которых будет сконфигурировано в различные периоды времени. Процесс проектирования цифровых устройств поддерживается специализированной САПР. ПЛИС являются однородной вычислительной структурой, элементы которой – конфигурируемые логические блоки (КЛБ) – реализуют булевы функции от переменных. Емкостная сложность каждого КЛБ определена по числу элементарных логических элементов (LE), реализующих произвольную булеву функцию.
ПЛИС включает в себя элементы трех типов, конфигурация которых определяется разработчиком при проектировании устройств: блоки ввода/вывода, КЛБ и межсоединения. КЛБ предназначены для выполнения логических функций от нескольких переменных. При этом КЛБ определяется как логические ресурсы ПЛИС, которые служат единицами для измерения емкостной сложности реализации проектируемых устройств.
После определения времени выполнения (x1) и занимаемой площади (x2) каждой задачи необходимо выполнить поиск возможных распределений задач на PE1 и PE2 с дальнейшим выбором тех вариантов, которые будут удовлетворять требуемым ограничениям. Такой поиск производится перебором всех возможных комбинаций для времени выполнения и занимаемой площади. Результаты распределения представлены на рисунке 2.16, где полностью аппаратной реализации соответствует крайняя левая точка, а полностью программной - крайняя правая. Как и следовало ожидать от целочисленной оптимизации, зависимость занимаемой площади СнК от быстродействия оказалась не монотонной.
При увеличении количества задач, а также различных вариантах их аппаратной и программной реализации будет увеличиваться и количество возможных распределений. Таким образом, задача нахождения всех возможных распределений относится к классу NP-полных задач, которые могут быть решены с помощью недетерминированного алгоритма за полиномиальное время (Nondeterministically Polinomial) и является сложной в вычислительном отношении [56,57]. Как правило, из-за большого объема вычислений, такие задачи решаются эвристическими методами [58,59].
Полученный, в результате проведения экспериментов с различными аппаратно-программными реализациями алгоритма ДВП, график флуктуирует потому, что изменение значения занимаемой площади производится блоками КЛБ, а изменение программной части производится фрагментами, и в том и в другом случае они имеют изначально разные количества логических элементов LE и операций. Разработанный метод проектирования [53] при условиях ограниченных временных и/или пространственных ресурсов позволяет отсечь те решения, которые не удовлетворяют требованиям проектировщика.
Приведенный на рисунке 2.16 пример ограничительных линий определяет требования, одновременно применимые для: 1) времени выполнения – 0,1с. x1 0,3с. 2) занимаемой площади – 3400 x2 7400 LE.
В данном случае, таким ограничениям соответствуют одна точка на рисунке 2.16 и возможные 9 комбинаций (номера комбинаций 4, 7, 11, 18, 21, 25, 34, 37, 41), которым соответствует распределение на PE1 и PE2 (Таблица 2.4). Например, комбинации номер 4 по (2.8) соответствует представление A1, A2 на PE1 и B1, B2, C1, C2 на PE2 и так далее, что соответствует занимаемой площади в 6776 LE и времени выполнения 0,244с. Однако при дальнейшем планировании эти результаты могут быть скорректированы.
Особо необходимо отметить, что полученный результат (график на рисунке 2.16) соответствует одному из значений вариантов концептуальной кривой, приведенной на рисунке 1.5 (Кривая возможных вариантов аппаратно-программного разделения).
Проектирование системы обработки видеосигнала с использованием специализированного кодера изображений
Начальная инициализация сводится к записи достаточно большого количества данных в кодек, характеризующая его работу с предварительно выбранными настройками. Как было рассмотрено в главе 3, нет необходимости использовать дорогую быстродействующую внутрикристальную память, если ее можно заменить более дешевой, но медленной последовательной флеш памятью EPCS. Разработанный контроллер, позволяющий использовать EPCS в качестве памяти программ, наилучшим образом подходит для такой цели, так как содержит (таблица 3.4 глава 3) необходимое количество свободной памяти. В свою очередь, использование EPCS в качестве хранения пользовательских данных дает возможность для хранения программного обеспечения (firmware) для кодека. Таким образом, начальная инициализация не требует внутрикистальной памяти, что очень важно, так как ее объем является ограниченным [74].
В случае кодирования данных кодеком, задачей софт-процессора в рабочем режиме является считывание этих данных и дальнейшая передача по соответствующему интерфейсу. В итоге требуется максимально быстро считать данные из памяти кодека по сигналу готовности данных, который является прерыванием для процессора. В этом случае, результаты раздела 4.1 главы 4 дают возможность выбрать необходимую конфигурацию ПЛИС, обеспечивающую требуемое время реакции на прерывание. При этом для увеличения быстродействия в качестве памяти программ более предпочтительным является использование on-chip memory.
Высокие требования к скорости формирования и передачи видеоинформации в системах телевидения высокой четкости побуждают исследователей разработке новых интерфейсов и способов кодирования. Стандарт HDMI (High Definition Multimedia Interface) разрабатывается специально для использования в высокоскоростных мультимедийных интерфейсах. Инициаторы разработки стандарта - крупные производители видеоаппаратуры, такие фирмы как Hitachi, Matsushita Electric Industrial (Panasonic), Philips, Sony, Thomson (RCA), Toshiba и Silicon Image. Первая спецификация стандарта появилась в 2002 году. Стандарт обеспечивает поддержку видео с высоким разрешением и мультиканальный аудио-сигнал в одном цифровом интерфейсе. При передаче по кабелю HDMI данные видео и звука кодируются методом TMDS. В основу HDMI положены спецификации цифрового интерфейса DVI. HDMI является универсальным интерфейсом, позволяющим передавать несжатый видеосигнал и многоканальный звук высокого качества в цифровом формате по одному кабелю.
В [75] подробно рассмотрены теоретические основы высокоскоростного интерфейса предназначенного для применения в телевидении высокой четкости. Уточнено функционирование подсистемы защиты от копирования HDCP, рассмотрены вопросы технологии канального кодирования-декодирования сигнала методом TMDS.
В DVI/HDMI стандарте данные синхронизации передаются совместно с данными о синей составляющей изображения, в то время как информация о зелёной и красной составляющих передаётся отдельно. Передатчик включает в себя три одинаковых блока кодирования. Каждый из них обрабатывает один канал данных. Входной поток для каждого блока кодирования составляет 2 служебных сигнала и 8 бит данных изображения. Блок кодирования формирует 10-битовую последовательность на каждый такт из служебных данных или данных изображения, в зависимости от значения флага DE. Выход блока кодирования - непрерывный поток упорядоченных символов TMDS. При передаче служебных данных используются четыре различных символа TMDS, однозначно определяющие все возможные состояния двух служебных сигналов.
Процесс кодирования данных изображения состоит из двух стадий. На первой стадии формируется 9-битовый код с минимизированным числом переходов. Сначала блок кодирования минимизирует в 8-битовой последовательности число переходов, а потом добавляет старший бит, в котором указывается тип кодирования. Кодирование осуществляется посредством применения функций XOR или XNOR к текущему биту входа и предыдущему биту выхода. Выбор функции осуществляется с целью минимизации числа переходов. XOR выбирается, если число "1" меньше или число "0" и "1" равно, но младший бит байта - "1", иначе применяется XNOR. Младший бит сохраняется неизменным, что позволяет приемнику восстановить исходную последовательность, просто повторив преобразование. При декодировании младший бит также не изменяется. На второй стадии 10-битовый код, конечный TMDS-символ, формируется с целью уравновешивания общего электрического баланса передаваемого потока. На этой стадии, в случае необходимости, выполняется обращение (инвентирование) последовательности. Десятый бит указывает на наличие обращения. Обращение бит выполняется в случае значительного рассогласования потока данных, т.е. превышения одного значения бит (например, 1) над другим. Таким образом, поток балансируется. Декодирование выполняется обращением 9-битовой последовательности, если установлен 10-й бит. Приемник должен определять границы символов в потоке данных. После определения границ символов на всех каналах данных приемник считается синхронизированным с упорядоченными потоками и может извлекать символы TMDS из каналов данных для декодирования. Поток данных должен содержать повторяющиеся сигналы для синхронизации приемника. Приемник должен синхронизироваться с потоком данных в течение периода передачи служебных сигналов продолжительностью не менее 128 символов TMDS. Во время установления синхронизации или ее отсутствия приемник не должен обновлять выходной поток. Символы, отображающие данные изображения, содержат не более 5 переходов, в то время как символы, отображающие данные управления, содержат 7 или более переходов [75,76]. Символы с большим числом переходов формируют базис для синхронизации приемника. Блок схема алгоритма декодирования представлена на рисунке 4.13, а блок-схема алгоритма кодирования представлена на рисунке 4.14.
