Содержание к диссертации
Введение
1. Архитектура параллельных логических мультиконтроллеров повышенной надежности 11
1.1. Особенности архитектуры параллельных логических мультиконтроллеров 11
1.2. Логические СБИС-мультиконтроллеры 19
1.3. Обеспечение повышенной надежности логических мультиконтроллеров 22
Выводы 31
2. Организация оперативного межмодульного контроля в логических мультиконтроллерах 32
2.1. Идея оперативного параллельного межмодульного взаимоконтроля 32
2.2. Формирование множеств контролируемых и контролирующих соседей 33
2.3. Оценка вероятности правильной локализации отказавших модулей 37
Выводы 45
3. Алгоритм и аппаратные средства оперативного межмодульного контроля логических мультиконтроллеров 47
3.1. Алгоритм оперативного межмодульного контроля 47
3.2. Структурно-функциональная организация аппаратных средств оперативного межмодульного контроля 51
3.3. Функциональная схема аппаратных средств оперативного межмодульного контроля 53
3.4. Особенности реализации процедуры непосредственной проверки модулей
3.5. Оценка аппаратной сложности средств контроля 68
Выводы 75
4. Экспериментальное исследование функционирования аппаратных средств и алгоритма оперативного межмодульного контроля логических мультиконтроллеров 77
4.1. Методика проведения вычислительного эксперимента 77
4.2. Особенности архитектуры программных средств имитационного моделирования и разработанной имитационной модели 78
4.3. Оценка вероятности правильной локализации отказов 90
Выводы 91
Заключение 93
Библиографический список 95
- Логические СБИС-мультиконтроллеры
- Формирование множеств контролируемых и контролирующих соседей
- Структурно-функциональная организация аппаратных средств оперативного межмодульного контроля
- Особенности архитектуры программных средств имитационного моделирования и разработанной имитационной модели
Введение к работе
Актуальность темы. Логические мультиконтроллеры (ЛМК) являются перспективным базисом для построения систем логического управления сложными объектами. Сочетание в архитектуре ЛМК таких свойств, как параллельность, конструктивная однородность, децентрализованность и распределенность создает необходимые условия для эффективной реализации комплексных управляющих алгоритмов теоретически неограниченной сложности.
Стремительное увеличение сложности мультиконтроллеров и реализуемых ими управляющих алгоритмов, переход к СБИС-реализации ЛМК выносят на повестку дня проблему повышения надежности мультиконтроллеров. Повышение надежности ЛМК является комплексной проблемой, охватывающей локализацию отказов/дефектов, переразмещение частных алгоритмов на множестве работоспособных модулей, реконфигурацию логической структуры мультиконтроллера, организацию передачи данных между работоспособными модулями в обход отказо-вых неоднородностей с учетом возможного несоответствия логических и физических адресов и ряд других задач.
Проблематика оценки и повышения надежности сложных вычислительных систем, систем управления и логических мультиконтроллеров нашла отражение в работах многих российских (советских) и зарубежных ученых, среди которых Б.В. Гнеденко, В.А. Гуляев, К.А. Иыуду, М.Ф. Каравай, Б.А. Козлов, В.С. Коро-люк, П.П. Пархоменко, Н.Д. Путинцев, Е.С. Согомонян, Г.Н. Ушакова, И.А. Ушаков, Я.А. Хетагуров, Р. Барлоу, Д. Кокс, Р. Лонгботтом, Ф. Прошан, К. Райншке, В. Смит. Достаточно глубоко проработан вопрос реконфигурации логической структуры ЛМК, разработаны распределенные алгоритмы перестройки логической структуры и реализующие их аппаратные средства, предложены подходы к решению задачи переразмещения частных алгоритмов в ЛМК при возникновении отказов, созданы алгоритмы управления передачей данных (координирующих сигналов) в коммуникационной среде ЛМК в условиях наличия отказовых неод-нородностей. В то же время остается не решенной задача оперативной локализации отказавших модулей мультиконтроллера. Отсутствие оперативных данных о распределении отказов (дефектов) в ЛМК делает практически невозможным эффективное использование имеющихся методов и средств реконфигурации логической структуры ЛМК и отказоустойчивого управления передачей данных (координирующих сигналов). Известные подходы к решению указанной задачи базируются либо на использовании глобальных (внешних) средств оперативного контроля либо на самоконтроле (встроенном контроле) отдельных модулей. Применение внешних средств контроля ухудшает масштабируемость ЛМК, делая его фактически централизованной системой со сложным дополнительным коммутатором, и таким образом, сводит к нулю основные преимущества архитектуры мультиконтроллеров. Использование самоконтроля отдельных модулей не ухудшает масштабируемость ЛМК, однако этот подход не обеспечивает достаточную вероятность правильной локализации отказов, что связано с существенным влиянием на результат контроля ограниченной надежности самих контролирующих средств.
Таким образом, возникает противоречие, заключающееся в том, что, с одной стороны, необходимо получение достоверных данных о текущем распределении отказовых неоднородностей в физической структуре мультиконтроллера с целью обеспечения оперативной реакции на отказ, а с другой стороны, отсутствуют научные подходы к организации оперативного распределенного контроля модулей ЛМК на основе встроенных контролирующих аппаратных средств с ограниченной надежностью.
Научно-технической задачей диссертации является разработка организации, алгоритма и распределенных аппаратных средств оперативного встроенного контроля модулей логических мультиконтроллеров с маскированием влияния ограниченной надежности контролирующих средств на результат контроля.
Объект исследования: аппаратные средства логических мультиконтролле-ров.
Предмет исследования: организация, методы, алгоритмы и средства встроенного аппаратного контроля модулей ЛМК.
Работа выполнена при поддержке Минобрнауки РФ в рамках гранта Президента РФ МД-2218.2011.8, а также в соответствии с планом НИР ЮЗГУ в 2011-2015 гг.
Целью диссертационной работы является повышение вероятности правильной локализации отказов в логических мультиконтроллерах на основе разработки организации, алгоритма и распределенных аппаратных средств оперативного встроенного контроля модулей мультиконтроллера с маскированием влияния ограниченной надежности контролирующих средств на результат.
Для достижения поставленной цели необходимо решение следующих частных задач:
-
Провести сравнительный анализ существующих методов, алгоритмов и средств организации аппаратного контроля вычислительных и управляющих устройств и систем с целью обоснования выбранного направления исследований.
-
Определить новую организацию встроенного контроля модулей мульти-контроллера, позволяющую оперативно получать данные о текущем распределении отказов в ЛМК произвольной размерности без привлечения внешних средств контроля с маскированием влияния ограниченной надежности контролирующих средств на результат. Оценить вероятность правильной локализации отказов.
-
Разработать аппаратно-ориентированный алгоритм распределенного контроля модулей мультиконтроллера произвольной размерности, позволяющий выполнять межмодульный контроль параллельно с решением в ЛМК основных функциональных задач.
-
Разработать структурно-функциональную организацию распределенных аппаратных средств оперативного встроенного контроля модулей для ЛМК произвольной размерности. Оценить аппаратную сложность разработанных средств контроля.
-
Выполнить экспериментальное исследование разработанных алгоритма и аппаратных средств на базе имитационной модели с целью подтверждения теоретических выводов.
Результаты, выносимые на защиту, и их научная новизна:
-
Предложена новая организация оперативного аппаратного контроля модулей логического мультиконтроллера произвольной размерности, сущность которой заключается в том, что каждый модуль осуществляет независимый параллельный контроль половины своих ближайших соседей и одновременно независимо контролируется оставшимися ближайшими соседями, причем решение об отказе модуля формируется как результат мажоритарной операции над множеством признаков, вычисляемых его контролирующими соседями, что позволяет не только параллельно проверять работоспособность всех модулей мультиконтрол-лера, но и маскировать влияние ограниченной надежности самих средств контроля на результат.
-
Разработан аппаратно-ориентированный алгоритм распределенного контроля модулей мультиконтроллера, отличающийся параллельной передачей команд контроля ближайшим соседям текущего модуля, параллельным приемом и анализом их отклика, инвариантный к процедуре непосредственной проверки состояния соседнего модуля.
-
Разработана структурно-функциональная организация распределенных аппаратных средств оперативного встроенного контроля модулей мультикон-троллера произвольной размерности, новизна которой заключается в наличии в каждом модуле блоков, реализующих параллельную выдачу команд опроса ближайшим соседям, блоков анализа отклика ближайших соседей, а также матрицы мажоритарных элементов, формирующих признаки состояния соответствующих модулей по результатам контроля со стороны их ближайших соседей.
Достоверност ь результатов диссертации обеспечивается корректным и обоснованным применением положений и методов математической логики, теорий: множеств и графов, вероятностей и математической статистики, систем и сетей массового обслуживания, надежности технических систем, проектирования устройств ЭВМ и систем, а также подтверждается совпадением теоретических выводов с результатами имитационного моделирования.
Соответствие паспорту специальности. Содержание диссертации соответствует п.4 паспорта специальности 05.13.05 «Элементы и устройства вычислительной техники и систем управления» («Разработка научных подходов, методов, алгоритмов и программ, обеспечивающих надежность, контроль и диагностику функционирования элементов и устройств вычислительной техники и систем управления»), поскольку в ней разработан новый подход и алгоритм, а также программные средства имитационного моделирования встроенного аппаратного контроля модулей мультиконтроллера, обеспечивающие повышение вероятности правильной локализации отказавших модулей и, следовательно, надежности логических мультиконтроллеров в целом.
Практическая значимость работы:
1. Предложенная организация оперативного аппаратного контроля модулей мультиконтроллера инвариантна к архитектуре функционального ядра модулей и размерности мультиконтроллера, что позволяет распространить область ее применения на более широкий класс систем, в том числе и на d-мерные матричные мультикомпьютеры и мультипроцессоры.
2. Разработанный аппаратно-ориентированный алгоритм распределенного контроля модулей мультиконтроллера инвариантен к процедуре непосредственной проверки состояния соседнего модуля, выполняемой при получении команды контроля, что позволяет конфигурировать процедуру проверки в зависимости от структурно-функциональной организации ядра контроллера.
Практическое использование результатов работы. Основные научные результаты и выводы диссертационной работы внедрены в ООО «Визор» (г. Курск), а также используются в учебном процессе на кафедре информационных систем и технологий ЮЗГУ в рамках дисциплин «Надежность информационных систем», «Имитационное моделирование», в курсовом и дипломном проектировании.
Апробация работы. Основные положения и результаты диссертационной работы были заслушаны и получили одобрение на I и II Региональной заочной научно-практической конференции «Интеллектуальные информационные системы: тенденции, проблемы, перспективы» (г. Курск, 2013 г., 2014 г.), на I Региональной научно-технической конференции «Информационные системы и технологии» (г. Курск, 2012 г.), а также на научных семинарах кафедры вычислительной техники ЮЗГУ с 2012 по 2015 г.
Публикации по теме диссертации. Результаты диссертационной работы отражены в 7 публикациях, в числе которых 3 статьи, опубликованные в научных изданиях из Перечня центральных рецензируемых журналов и изданий.
Личный вклад соискателя. Все выносимые на защиту научные результаты получены соискателем лично. В опубликованных в соавторстве работах личный вклад соискателя сводится к следующему: в [1,2,6] определена структура аппаратных средств межмодульного взаимоконтроля в логических мультиконтролле-рах; в [3, 7] разработана процедура межмодульной коммуникации при реализации взаимоконтроля в ЛМК; в [4] выполнена оценка вероятности правильной локализации отказов в ЛМК при использовании межмодульного взаимоконтроля; в [5] изложены некоторые вопросы организации межмодульного взаимодействия в ЛМК повышенной надежности.
Объем и структура работы. Диссертационная работа состоит из введения, четырех разделов, заключения, списка литературы и приложений. Работа содержит 117 страниц текста (с учетом приложений) и поясняется 27 рисунками и 4 таблицами; список литературы включает 78 наименований.
Области возможного использования. Результаты диссертационной работы могут найти применение при создании аппаратных средств оперативного встроенного контроля матричных вычислительных и управляющих систем, а также в локальных сетях с матричной организацией.
Логические СБИС-мультиконтроллеры
Современная СБИС-технология позволяет выпускать микросхемы сверхвысокой степени интеграции, содержащие свыше 2 млрд. транзисторов на пластине, имеющие время переключения вентиля порядка 5 пс [43]. Наличие элементной базы столь высокого уровня открывает возможности создания однокристальных ЛМК, охватывающих десятки модулей, устройств ввода-вывода и контроллеров памяти [33, 34].
Спектр выпускаемых сегодня СБИС-систем очень широк и представлен как довольно простыми по современным меркам образцами (например, двухъядер-ные–четырехъядерные процессоры фирм Intel и AMD), так и весьма сложными приборами, включающими несколько десятков процессорных модулей (системы фирмы Tilera [41]). Сегодня СБИС-системы представлены многими известными производителями. Кроме Intel, AMD, Tilera, к их числу можно отнести Azul Systems (процессор Vega 3, содержащий 54 ядра [42]), IntellaSys (процессор SEAforth 40C18 с 40 ядрами [36]). Фирма Intel также заявила о намерении организовать производство процессоров с большим числом ядер; на данный момент представлен экспериментальный прототип 80-ядерного мультипроцессора Polaris [35] (ядра этого процессора, однако, намного более простые, чем те, что используются в современных 2- и 4-ядерных процессорах ПЭВМ).
Однокристальные системы, содержащие небольшое число процессоров (как правило, до 8), основаны на шинной топологической структуре, которая обеспечивает приемлемую для них пропускную способность. В свою очередь, системы с большим числом процессоров строятся на основе двумерной матричной топологии и е модификаций (матрица колец, тор и т.п.). Межпроцессорные взаимодействия в подобных системах выполняются через неблокирующие переключатели или сети с непосредственными связями и пакетной коммутацией, транслирующие данные в параллельном коде в формате многоразрядных слов. Двумерная матричная топология упрощает размещение блоков на кристалле, обеспечивая при этом достаточно эффективное отведение тепла. Однако, матрицы большей размерности (гиперкубы, кубы циклов и т.д.) пока не получили распространения при выпуске СБИС-систем ввиду технологических проблем отведения тепла от кристалла [37].
Наиболее известными представителями однокристальных матричных систем являются СБИС-системы TILE фирмы Tilera [41]. Спектр СБИС-систем TILE, выпускаемых в настоящее время, охватывает 72-ядерные приборы TILE-Gx8072 (в конфигурации 9x8), 64-ядерные СБИС TILE64 и TILEPro64 (в конфигурации 8x8), 36-ядерные системы TILEPro36, TILE-Gx8036 (в конфигурации 6x6), 16-ядерные приборы TILE-Gx8016 (в конфигурации 4x4), 9-ядерные микросхемы TILE-Gx8009 (в конфигурации 3x3) [38-40].
Структурная организация СБИС-системы TILE-Gx8036 представлена на рис. 1.5. СБИС-система TILE-Gx8036 включает 36 процессорных модулей (ПМ), передающих данные через матричную коммутационную среду iMesh с конфигурацией 6x6 и функционирующих на частотах от 1 до 1.2 ГГц. Каждый ПМ объединяет 64-разрядный 3-конвейерный процессорный элемент (ПЭ), кэш-память двух уровней (объемом 32 и 256 кбайт соответственно), а также неблокирующий переключатель для подключения к среде iMesh. Каждый ПМ может функционировать независимо от других модулей под управлением автономной ОС или же работать во взаимосвязи с другими ПМ под управлением мультипроцессорной ОС SMP Linux. СБИС-система в целом содержит отдельный кэш третьего уровня объемом 9 Мбайт.
Коммуникационная среда iMesh, объединяющая процессорные модули системы TILE-Gx8036, обеспечивает высокоскоростное межпроцессорное взаимодействие. Она представляет собой комбинацию из пяти независимо работающих матричных сетей, имеющих суммарную пропускную способность 60 Тбит/сек. Пере дача данных в среде iMesh осуществляется параллельным кодом на базе метода cuthrough-маршрутизации, что позволяет снизить длительность одного шага передачи до 1 такта.
СБИС TILE-Gx8036 включает набор контроллеров памяти и интерфейсов ввода-вывода. В их числе есть два 72-разрядных контроллера синхронной динамической памяти DDR3, позволяющих подключать до 512 Гбайт оперативной памяти, 3 контроллера PCI Express (PCIE), 4 порта I2C, порт SPI, до 16 портов SGMII, 10 Gigabit Ethernet (XAUI), отладочный интерфейс периферийного сканирования JTAG. Также система имеет встроенную аппаратуру шифрования и сжатия данных MiCA. Особенностью микросхемы TILE-Gx8036 является поддержка технологии динамического распределенного кэша (Dynamic Distributed Cache – DDC), обеспечивающей когерентность кэш-памяти по всей матрице процессоров на аппаратном уровне. DDC позволяет использовать данный прибор для реализации многопоточных приложений с разделяемой памятью, что превращает TILE-Gx8036 в высокопроизводительный ccNUMA-мультипроцессор. Потребляемая мощность СБИС TILE-Gx8036 варьируется от 20 до 28 Вт.
Стремительное увеличение сложности современных ЛМК и выполняемых ими управляющих алгоритмов выдвигают на передний план проблему повышения надежности мультиконтроллеров. В ЛМК, содержащем сотни модулей, относительно высока вероятность появления локальных отказов (в модулях и каналах связи). В СБИС-мультиконтроллерах отказы маловероятны, однако весьма вероятными становятся дефекты кристалла, что, в конечном счете, требует принятия тех же мер, что и в случае наличия отказов. Методы оценки и повышения надежности вычислительных и управляющих устройств хорошо проработаны и извест ны [19-31, 44], однако переход к СБИС-реализации вносит существенную специфику, что требует развития существующих теоретических положений.
Целесообразность производства интегральных микросхем (ИМС) сильно зависит от изготовления процента выхода годных, который определяется как отношение работоспособных схем к общему числу выпущенных ИМС [54]. Наличие брака неизбежно из-за различных производственных дефектов, которые существуют даже в условиях самого совершенного производства. Непрерывное развитие технологии производства ИМС позволило уменьшить плотность дефектов (например, при условии выполнения работ в стерильных помещениях). Однако, снижение конструктивных размеров элементов ИМС (вплоть до субмикронного уровня) и одновременное увеличение площади кристалла (до почти 1 кв. дюйма) привели к росту числа и плотности размещения устройств на одном кристалле, в результате чего, в очередной раз, снизился процент выхода годных ИМС. Таким образом, производственные дефекты по-прежнему остаются серьезной проблемой при изготовлении ИМС.
Производственные дефекты могут быть условно разделены на 2 класса, а именно глобальные и точечные дефекты [52, 53]. Глобальные дефекты являются относительно крупномасштабными и могут быть обусловлены, например, царапинами пластины от неправильного обращения с ней, вследствие рассогласования маски. Точечные дефекты являются случайными дефектами локального характера, появление которых обусловлено экологическими причинами, в основном в результате нежелательных химических и взвешенных в воздухе частиц, которые оседают на пластину во время выполнения различных шагов технологического процесса.
Формирование множеств контролируемых и контролирующих соседей
Эффект от применения разработанных новых принципов организации межмодульного контроля будем количественно представлять приращением вероятности правильной локализации отказа. Под правильной локализацией отказа при этом будем понимать отсутствие пропусков фактически возникающих отказов и «ложных срабатываний» средств контроля. Соответственно, вероятность правильной локализации отказа будет определяться как вероятность отсутствия пропущенных фактических отказов и ложных срабатываний средств контроля.
Очевидно, что никакие средства контроля в общем случае не могут гарантировать нулевую вероятность пропуска отказов, что обусловлено ограничениями реализуемого ими метода (алгоритма) контроля и/или частичным отказом самих средств контроля. Это же справедливо и в отношении ложных срабатываний. Пропуски отказов и ложные срабатывания средств контроля не всегда будут признаком нарушения их работоспособности, таким образом, вероятность безотказной работы средств контроля является существенно завышенной оценкой их каче ства. В связи с этим в диссертации оценивается вероятность правильной локализации отказа, которая учитывает пропуски отказов и ложные срабатывания при условии сохранения работоспособности средств контроля.
Отношения между состояниями правильной локализации отказов, а также их пропуска и ложных срабатываний можно проиллюстрировать диаграммами Эйлера, изображенными на рис.2.3. Здесь круг, расположенный справа, представляет множество состояний работоспособности модуля ЛМК, а круг, находящийся слева, отображает множество состояний отказа модуля, включая фиктивные отказы, обусловленные ложным срабатыванием средств контроля. Расположение и размеры выделенных областей левого круга взяты условно.
Обозначим через тт+ (ґ), л (?) и тг (ґ) - вероятности соответственно правильной локализации отказа, пропуска отказа и ложного срабатывания средств контроля, проверяющих заданный соседний модуль. Отметим, что зависимость этих вероятностей от времени обусловлена тем, что надежность средств контроля также зависит от времени (средства контроля постепенно стареют). При снижении указанной надежности вероятность л+(t) уменьшается, а вероятности лГ (t) и 7г(t) увеличиваются. Если площадь левого круга на рис.2.3 принять за единицу (универсум), то вероятности n+(t), n(t) и ті0 (t) будут численно равны отношению площадей областей правильной локализации, пропуска отказов и ложных срабатываний к площади крута. Отсюда вытекает следующее условие полноты:
Определим вероятность правильной локализации отказа при использовании межмодульного взаимоконтроля. Будем считать, что вероятности л+(t), л (t) и л:0 (t) одинаковы для средств контроля всех модулей мультиконтроллера. Первоначально ограничимся рассмотрением случая двумерного матричного ЛМК: d = 2,\Cxy\ = 3. Очевидно, что вероятность правильной локализации отказа всеми контролирующими соседями одновременно будет равна P+ (t) = я+ (t)x+ (t)я+ (t). (2.9) Вероятность правильной локализации отказа двумя контролирующими соседями из трех будет определяться как P2+ (t) = Ъя+ (t)я+ (t)[\ - я+ (t)\. (2.10) Ситуацию правильной локализации отказа лишь одним из трех контролирующих соседей следует рассматривать как неправильную локализацию отказа.
Суммируя выражения (2.9) и (2.10), получим формулу для вероятности правильной локализации отказа в двумерном ЛМК: P+ )\d=2=P2+ ) + P3+ ) = Зя+ )2-2я+ )3. (2.11) Формула (2.11) не учитывает надежность мажоритарного элемента, однако поскольку она существенно выше надежности самих средств контроля, ею можно принебречь.
Перейдем к случаю трехмерного матричного мультиконтроллера: d = 3,Cxyz = 7. Вероятность правильной локализации отказа всеми контролирующими соседями определяется аналогично (2.9) и будет равна P 7{t)=7i+{t)7. (2.12) Вероятность правильной локализации отказа шестью контролирующими соседями из семи будет определяться аналогично (2.10): P6+(t) = C6x+(tf[1-K+(t)], (2.13) где C7 - число сочетаний из 7 по 6 (равно количеству способов выбора шести контролирующих соседей из семи), в общем случае CNM - число сочетаний из N по М. По аналогии с (2.13) запишем: P 5+ (t) = C 7V (t)5 [1 - я+ (t)]2; (2.14) P 4+(t) = C47r+(t)4[1-7r+(t)J. (2.15) Ситуации правильной локализации отказа лишь тремя, двумя и одним контролирующим соседом из семи следует квалифицировать как неправильную локализацию отказа. Суммируя выражения с (2.12) по (2.15) с учетом того, что P7+(t) = C7;г+(t) Г1-;г+(t)1 , получим формулу для вычисления вероятности правильной локализации отказа в трехмерном ЛМК: Обобщая формулу (2.16) на произвольное d, с учетом выражения (2.7) получим общую формулу для определения вероятности правильной локализации отка за: d(d-1)+1
Выражение (2.17) позволяет исследовать зависимости вероятности P+(t) от размерности мультиконтроллера d и вероятности я+ (t) при различных фиксированных значениях ж+ (t) и d соответственно. Графики этих зависимостей, полученные для тт+(t)є{0.55,0.6,0.7,0.8,0.9} и для dє{2,3,4,5,6}, изображены на рис.2.4 и рис.2.5 соответственно.
Графики зависимости вероятности P+(t) от вероятности я"+(t) при фиксированной размерности ЛМК d Графики, представленные на рис.2.4 и рис.2.5, позволяют установить следующие закономерности. 1. Вероятность P+(t) существенно увеличивается с повышением размерности d, что связано с квадратичным ростом числа контролирующих соседей у каждого модуля ЛМК (формула (2.7)). 2. Вероятность P+(t) значительно быстрее стремится к 1 по сравнению с вероятностью я"+(t), причем тем быстрее, чем выше сама x+(t). Отметим, что установленные закономерности 1 и 2 справедливы лишь при тг+ (t) 0.5. При тг+ (t) = 0.5 имеет место P+ (t) = 0.5, т.е. межмодульный взаимо контроль не дает положительного эффекта. При ;r+(t) 0.5 имеет место P+ (t) 0.5, более того P+ (t) тг+ (t), т.е. межмодульный взаимоконтроль дает отрицательный эффект. Поэтому в дальнейшем будем полагать, что л+ (t) 0.5.
Представляет интерес оценка преимуществ предлагаемого подхода к организации контроля перед традиционным самоконтролем. Условимся считать, что вероятность правильной локализации отказа при самоконтроле есть ж+ (t) (самоконтроль выполняется так же, как контроль одного из соседей ЛМК при взаимоконтроле, но средства контроля встроены в сам проверяемый модуль). Исследуем зависимости отношения P+ (t)/ ж+ (t) от размерности d и от вероятности ж+ (t) при нескольких фиксированных значениях 7i+(t) и d соответственно (см. рис.2.6 и 2.7 соответственно).
Структурно-функциональная организация аппаратных средств оперативного межмодульного контроля
Аппаратная сложность разработанных средств контроля (обозначим ее через С) складывается из аппаратной сложности устройств, представленных схемами на рис.3.3 (С33) и рис.3.4 (С34): С = С33 + С3.4. Отметим, что при расчете С3 4 необходимо учитывать только те элементы, которые дополнительно введены для реализации проверки модуля.
Оценку аппаратной сложности С будем проводить на основе методики, представленной в диссертации [11]. Будем измерять аппаратную сложность количеством эквивалентных вентилей, входящих в схему устройства. Эквивалентным вентилем при этом (ЭВ) будем считать двухвходовый вентиль, реализующий произвольную булеву функцию: И, ИЛИ, И-НЕ, ИЛИ-НЕ. Более сложные элементы (блоки) представим в виде схем из ЭВ и их сложность будем оценивать числом ЭВ в схеме; инверсии на входах условимся не считать отдельными вентилями. Такие элементы, как триггеры, регистры, счетчики, блоки памяти и т.п., будем представлять стандартными схемами, приведенными в известных источниках [18].
Формулы для расчета аппаратной сложности стандартных элементов, имеющихся в схемам на рис.3.3 и рис.3.4, даны в табл. 3.3 и табл. 3.4 соответственно. Через WT и WR в табл.3.3 обозначены разрядности команды контроля и отклика, определяющие ширину выборки (в битах) блоков памяти 1 и 11 соответственно. Выражения, сведенные в табл. 3.3 и 3.4, получены в предположении, что многовходовые вентили реализуются пирамидальными схемами из ЭВ, счетчики построены по схеме со сквозным переносом, причем сигнал окончания счета в них формируется встроенным дешифратором, а одновибраторы реализованы на двух двухвходовых вентилях и RC-цепочке (условно считаем ее отдельным ЭВ). Аппаратную сложность блоков памяти определим исходя из их емкости в словах и ширины выборки, учитывая сложность встроенного дешифратора строк, выходных каскадов и схем управления
Рассчитаем значения аппаратной сложности С33 при различных тах, фиксируя остальные величины. Пусть WT =16 (соответствует БМПМ на 65536 микрокоманд), WR= (типовая разрядность микрокоманды). Значение rmax можно определить исходя из минимальной длительности процедуры проверки модуля при поступлении команды контроля. Согласно диаграммам на рис.3.5 она составляет 2 периода следования тактовых импульсов tx,t2.проверяемого модуля. Учитывая возможное небольшое несовпадение периодов следования этих импульсов и их фаз в разных модулях, примем в расчет 3 периода следования. Тогда ттах = 3. Значение величины хах может быть произвольным, но не менее 1. При хах = 1 частота повторения процедуры контроля и, соответственно, оперативность локализации отказов максимальна. При увеличении величины хах контроль выполняется реже и время локализации отказов повышается.
Следует отметить, что выбор значения хж = 1 целесообразен лишь в том случае, когда возможен такой вариант реализации процедуры проверки контролируемых соседей, который не снижает темпа считывания микрокоманд (см. п.3.4). В общем случае следует выбирать значения хж 1, чтобы снизить отрицательное влияние средств контроля на темп считывания микрокоманд (более строгий критерий выбора хах сформулирован ниже). Таким образом, целесообразно провести расчет аппаратной сложности для нескольких значений
На рис.3.6 представлены графики зависимости аппаратной сложности разработанных средств контроля от числа команд контроля ктах при нескольких фиксированных значениях хх, полученные по формуле (3.7). Выведенные зависимости подтверждают, что более частое выполнение контроля (меньшие значения хах) обеспечивает снижение аппаратной сложности средств контроля. Таким образом, если процедура контроля выполняется независимо от решения мультиконтроллером основных функциональных задач и не ухудшает его скоростные характеристики (как в нашем случае, см. рис.3.4), то целесообразно установить минимальное значение хах.
Отметим, что в общем случае процедура контроля может потребовать периодического прерывания работы контроллеров, поэтому выбор значения хах целесообразно осуществлять согласно следующему критерию: где FMI - средняя частота выдачи микрокоманд на объект управления, х0 среднее время локализации отказавшего модуля, определяемое как средний промежуток времени от момента возникновения отказа модуля до его фактического обнаружения средствами контроля. Наилучшему варианту соответствует r = max, что обеспечивается максимизацией FMI и минимизацией Си х0. Предельное значение FMI достигается в том случае, когда процесс контроля протекает параллельно выборке и выдаче микрокоманд (как в схеме на рис.3.4): Fx = v"1, где v, = v, = v, - период следования тактовых импульсов tx,t2, синхронизирующих работу модуля (см. рис.3.5, две верхние диаграммы
Построим графики зависимости C от d по формуле (3.10). Число команд контроля ктах при этом будем фиксировать в диапазоне от 16 до 2048, увеличивая его с шагом, равным ктах. Полученное семейство кривых C = f(d) представлено на рис.3.7.
Зависимости C = f(d)k =const позволяют оценить предельную размерность ЛМК dmaK, которую можно достичь при заданном ограничении на аппаратную избыточность. Для этого необходимо провести прямую допустимой аппаратной избыточности Cmax = const и найти по точкам пересечения этой прямой с графиками C = f(d)l=CODSt ближайшие снизу значения ординаты d. В качестве примера на рис.3.7 даны три такие прямые: Стах = 218 ЭВ, Стах =219 ЭВ и Стах=220 ЭВ (показаны пунктиром). Пусть, например, тах = 256. Тогда, при Стах =218 =262144 ЭВ согласно рис.3.7 получаем dmwL=A, т.е. возможно реализовать не более чем 4-мерный мультиконтроллер. Если же снизить ктах до 64, то имеем Jmax =8, т.е. можно реализовать 8-мерный ЛМК. Отметим, что увеличение числа измерений не только приводит к росту аппаратной избыточности ЛМК, но и значительно повышает вероятность правильной локализации отказов, поскольку с ростом d квадратично увеличивается число контролирующих соседей у каждого модуля (см. раздел 2).
Особенности архитектуры программных средств имитационного моделирования и разработанной имитационной модели
Простой случайный контроллер (рис. 4.2, а) имитирует выбор одного клапана из заданного множества клапанов (или иных управляемых агрегатов) с целью его открытия (разблокировки). Адаптивный случайный контроллер (рис. 4.2, б) реализует случайный выбор и открытие (разблокировку) одного клапана из заданного множества клапанов (либо других моделирующих агрегатов) с возможностью динамической «подстройки» вероятностей их открытия в зависимости от состояния других элементов Q-схемы. Обобщенный массовый контроллер (рис. 4.2, в) обеспечивает выбор и открытие (разблокировку) подмножества клапанов из любого заданного множества клапанов (или других моделирующих агрегатов) по произвольному закону, не обязательно случайному.
Моделирующие агрегаты Q-схемы соединяются связями двух видов: информационными и управляющими. Информационные связи отображают пути прохождения заявок в Q-схеме. Управляющие связи представляют потоки управляющих сигналов. Информационные связи изображаются сплошными линиями, а управляющие – пунктирными (см. рис. 4.1, 4.2). Любой элемент, из которого выходит хотя бы одна управляющая связь, называется субъектом управления (контроллером). Способность быть контроллером связана с особенностью функциональной семантики элемента содержать в себе хотя бы одну заявку. Любой элемент, в который заходит хотя бы одна управляющая связь, называется объектом управления. Способность быть объектом управления связана с особенностью функциональной семантики элемента менять свое поведение при изменении внешних условий. Не все элементы могут быть контроллерами и/или объектами управления, что порождает ограничения на связность Q-схемы. Так, контроллерами не могут быть генераторы и клапаны, поскольку они не могут содержать заявки. Объектами управления могут быть любые элементы, за исключением простых случайных контроллеров. Семантика управления зависит от типа элемента. Например, для клапана управление сводится к его открытию/закрытию при выполнении требуемых условий, а для генератора управление может заключаться в блокировке/разрешению генерации заявок при наступлении заданных условий. Все управляющие связи помечаются разрешающими условиями, выбираемыми из фиксированного множества. Разрешающее условие определяется состоянием контроллера (к примеру, канал занят, очередь пуста, в очереди не менее N заявок и т.д.) и задает условие перехода объекта управления (приемника связи) в требуемое новое состояние (например, переход клапана в открытое состояние, прерывание обслуживания текущей заявки в канале, запрет выдачи новых заявок генератором). Любой объект управления может иметь несколько входных управляющих связей, что позволяет формировать сложные разрешающие условия, определяемые произвольной логической функцией нескольких разрешающих условий (например, канал D занят И очередь Q содержит не менее 2 заявок).
Архитектура среды Visual Q-chart Simulator базируется на иерархии классов имитационного моделирования, оформленной в виде библиотеки. Библиотека классов позволяет строить проекты Q-схем, описывая их на промежуточном языке макросов, генерировать исполнимые файлы и выполнять имитационное моделирование по заданной Q-схеме. Основной модуль проекта, а также ряд заголовочных файлов автоматически генерируются средой Visual Q-chart Simulator непосредственно по графическому изображению Q-схемы, которое создается в специальном окне редактирования. В генерируемые файлы при этом вписываются определения моделирующих агрегатов, связей, параметров моделирования, разрешающий условий, а также вызов функции активации процесса моделирования.
Визуальная среда Visual Q-chart Simulator выполнена в виде стандартного многомодульного приложения Windows, ядром которого является библиотека классов моделирования. В ее состав входят следующие функциональные компоненты: 1) дизайнер Q-схем; 2) редактор проектов; 3) генератор кода; 4) визуализатор параметров; 5) файловый менеджер; 6) менеджер данных; 7) менеджер конфигурирования. Назначение перечисленных компонент кратко описано ниже. Дизайнер Q-схем позволяет создавать и редактировать Q-схемы в графическом режиме, менять свойства моделирующих агрегатов, связей, разрешающие состояния, параметры проекта. Редактор проектов обеспечивает возможность настройки параметров моделирования. Генератор кода служит для генерации исполнимых файлов моделирования. При этом он осуществляет анализ корректности Q-схемы и при его положительном результате формирует исполнимый файл (группу файлов). Визуализатор параметров отображает текущие значения параметров элементов и связей Q-схемы в табличной форме. Файловый менеджер реализует операции записи Q-схем в файлы и их чтение из файлов с проверкой правильности формата данных. Менеджер данных обеспечивает унифицированный программный интерфейс для манипулирования глобальными данными среды. Менеджер конфигурирования реализует ряд дополнительных функций настройки среды.
Взаимодействие с пользователем в среде Visual Q-chart Simulator реализовано через сеть взаимосвязанных окон диалога. Основным из них является окно дизайнера Q-схем, представленное на рис. 4.3.
В правой части этого окна размещена палитра элементов. Из нее пользователь может выбирать моделирующие агрегаты, изображенные на рис. 4.1 и 4.2, и добавлять их в редактируемую Q-схему. Работа с палитрой элементов и дизайнером Q-схем организована по принципу широко распространенных сред программирования. Первоначально из палитры выбирается моделирующий агрегат, после чего он размещается в любой свободной ячейке сетки дизайнера. После размещения агрегата можно редактировать его свойства; его можно перемещать, копировать, удалять. Любое действие может быть отменено и восстановлено с конфигурируемым числом повторений.