Содержание к диссертации
Введение
Глава 1. Анализ коммутационных систем, используемых в многопроцессорных вычислительных системах 13
1.1. Анализ архитектур многопроцессорных вычислительных систем 13
1.2 Коммутационные элементы многокаскадных коммутационных систем . 18
1.3 Архитектура и классификация коммутационных систем, применяемых в многопроцессорных вычислительных системах 27
1.3.1. Матричная коммутационная система 32
1.3.2. Многозвенные коммутационные системы 37
1.3.3. Схемы Клосса 44
1.3.4 Схема Бенеша 46
1.4. Методы настройки коммутационных систем 47
1.5 Постановка задачи исследования 51
Глава 2. Ячейка и блок коммутации многозвенной коммутационной системы с параллельной идентификацией свободных каналов данных 53
2.1 Формализованная модель трёхкаскадной коммутационной системы с параллельной идентификацией свободных каналов связи 53
2.2. Структурная схема и алгоритм работы ячейки коммутации коммутационной системы с параллельной идентификацией 59
2.3. Функциональная схема блока коммутации 66
Глава 3. Разработка многозвенной коммутационной системы с параллельной идентификацией каналов данных 71
3.1. Структурная схема коммутационной системы с параллельной идентификацией каналов данных 71
3.2 Алгоритм поиска свободных каналов данных в коммутационной системе с параллельной идентификацией 76
3.3. Метод параллельной идентификации свободных каналов данных в коммутационной системе 79
3.4. Реализация управляющего устройства 82
3.5 Реализация генератора имени 88
3.6 Выводы по третьей главе 90
Глава 4. Имитационное моделирование алгоритма поиска, ячейки и блока коммутации многозвенной коммутационной системы с параллельной идентификацией 92
4.1 Моделирование алгоритма поиска свободных каналов данных в многозвенной коммутационной системе с параллельной идентификацией каналов данных „ 92
4.2 Моделирование ячейки коммутации многозвенной коммутационной системы с параллельной идентификацией свободных каналов связи по функциональной схеме 97
4.3. Моделирование блока коммутации многозвенной коммутационной системы с параллельной идентификацией свободных каналов связи по функциональной схеме 101
4.4 Оценка времени настройки коммутационной системы с параллельной идентификацией свободных каналов связи 104
4.5 Оценка задержки времени прохождения сигнала через ячейку коммутации 106
4.6. Выводы по четвёртой главе 110
Заключение 112
Список литературы 114
- Коммутационные элементы многокаскадных коммутационных систем
- Структурная схема и алгоритм работы ячейки коммутации коммутационной системы с параллельной идентификацией
- Алгоритм поиска свободных каналов данных в коммутационной системе с параллельной идентификацией
- Моделирование ячейки коммутации многозвенной коммутационной системы с параллельной идентификацией свободных каналов связи по функциональной схеме
Введение к работе
На современном этапе развития общества сфера применения многопроцессорных вычислительных систем (МВС) непрерывно расширяется, охватывая все новые области в различных отраслях науки и производства.
Для максимально быстрого выполнения сложных вычислений, в частности, в МВС для высокопроизводительных вычислений, проводятся параллельные расчеты с применением большого числа процессоров или микро-ЭВМ.
Разработка таких систем является сложным процессом, который требует согласования вопросов эксплуатации и одновременного управления большим числом процессоров.
Важной особенностью МВС является способ организации связей между устройствами (процессорами) системы. Он влияет на скорость обмена информацией между процессорами, а следовательно, и на производительность всей системы. Ключевым элементом, определяющим быстродействие и производительность МВС, являются коммутационные системы (КС).'
В настоящее время ведется разработка новых технологий коммутации, в частности, оптических приборов, реализующих функции коммутации и обработки в сочетании с новыми методами разделения сигналов на основе волновых и временных признаков. Внедрение таких технологий позволит значительно повысить быстродействие КС, однако они пока остаются дорогими и малодоступными. Так же возможно повышение производительности КС путём уменьшения времени переключения электронных схем и увеличения скорости распространения сигналов, но в данной области вычислительная техника практически достигла своих физических пределов.
Альтернативой подобным устройствам является разработка классических КС с переходом к новым методам коммутации и новой архитектуре коммутационных систем. Большой вклад в исследование
принципов построения классических КС внесли В.В. Аладьин, Н.И. Артюхин, А.А.Архангельская, Л.А.Бассалыго, В.А.Гармаш, И.И., Б.С. Голыптейн, Э.Б. Ершова, О.Н. Иванова, А.В. Каляев, В.И. Кодачигов, Б.С. Лившиц, О.Е. Ляшко, В.А. Мельников, Г.В. Метельский, В.И. Нейман, Ю.П. Офман, Н.А. Прокопец, Я.В. Фидлин, А.Д. Харкевич.
Современные КС позволяют производить настройку системы в пачечном режиме только последовательными методами, что существенно снижает скорость настройки системы и передачи информации. В связи с этим возникает актуальный вопрос повышения производительности МВС методом параллельной идентификации каналов данных, позволяющим производить настройку свободных каналов данных КС на фоне передачи информации. Необходимо также снизить количество коммутационных ячеек в системах с количеством входов от 1130 до 4096.
Актуальность темы подтверждается её соответствием утверждённым 21.05.2006 Президентом Российской Федерации В.В.Путиным приоритетным направлениям развития науки, техники и критических технологий Российской Федерации в части развития информационно-телекоммуникационных систем и разработки интеллектуальных систем управления (№ Пр-843).
Целью настоящего исследования является повышение
производительности МВС на основе метода параллельной идентификации каналов данных на фоне передачи информации в многозвенных КС.
Для достижения поставленной цели были сформулированы следующие задачи:
провести анализ патентной информации и открытой технической документации ведущих разработчиков коммутационных систем для МВС, исследование и анализ общих свойств и принципов функционирования ячеек и блоков коммутации;
обосновать выбор формализованной модели многозвенного коммутационной системы с параллельной идентификацией каналов данных;
разработать функциональные схемы ячейки и блока коммутации для многозвенного коммутационного поля с параллельной идентификацией каналов данных для МВС;
разработать принципы построения многозвенных коммутационных структур с параллельной идентификацией каналов данных и алгоритма поиска свободных каналов данных;
разработать метод параллельной идентификацией каналов данных многозвенной КС для МВС;
построить имитационные модели поиска свободных каналов данных, ячейки коммутации, блока коммутации многозвенной КС с параллельной идентификацией каналов данных.
Объектом исследования является коммутационная структура с параллельной идентификацией свободных каналов данных. Предмет исследования:
алгоритм параллельной идентификации свободных каналов данных в многозвенной КС;
алгоритм работы ячейки и блока коммутации многозвенной КС. Методы исследования. При разработке многозвенной КС с
параллельной идентификацией свободных каналов данных применялись методы вычислительной техники, булевой алгебры, компьютерного моделирования, теории множеств, теории цифровых автоматов.
Научная новизна:
- разработан метод параллельной идентификации каналов данных на фоне передачи информации в многозвенной КС;
. - разработана функционально-логическая схема ячейки коммутации многозвенного коммутационного поля, с параллельной идентификацией каналов данных на фоне передачи информации;
- разработана функционально-логическая схема блока коммутации
многозвенной коммутационной системы с параллельной идентификацией
каналов данных на фоне передачи информации.
На защиту выносятся следующие положения:
структурная и функциональная схемы ячейки коммутации для КС с параллельной идентификацией свободных каналов данных (патент на полезную модель 73568 Российская Федерация, МІЖ Н03К17/04, Ячейка коммутации для многокаскадной коммутирующей системы / В.В.Жил а, Н.С.Мальцева, Е.А. Барабанова (RU). - № 2007147277/22; заявл. 18.12.07; опубл. 20.05.08);
метод параллельной идентификации каналов данных КС для МВС, отличающийся от известных тем, что настройка системы производится на фоне передачи информации;
функциональная схема блока коммутации для КС с параллельной идентификацией свободных каналов данных. Данный блок отличается от известных тем, что в нём изменена структура ячеек коммутации и введены дополнительные шины управления, производящие настройку системы на фоне передачи информации.
алгоритм поиска свободных каналов связи в многозвенных КС с параллельной идентификацией каналов данных.
Практическая значимость работы. Разработанные в диссертации структурная и функциональная схемы блока коммутации многозвенной КС с параллельной идентификацией свободных каналов данных ориентированы на реализацию в виде интегральной схемы. Использование разработанного блока коммутации в виде интегральной схемы в МВС позволит сократить время установления соединений. Возможно .таюке итерационное наращивание элементов, что позволяет более эффективно использовать ячейки коммутации при увеличении числа входов в системе. Многозвенные КС, построенные на разработанных блоках коммутации, содержат меньшее число ячеек коммутации при возможности проведения параллельной идентификации каналов данных на фоне передачи информации.
По результатам исследований получен патент на полезную модель 73568 Российская Федерация, МІЖ Н03К17/04, Ячейка коммутации для
многокаскадной коммутирующей системы / В.В .Жила, Н.С.Мальцева, Е.А.Барабанова (RU). -№ 2007147277/22; заявл. 18.12.07; опубл. 20.05.08.
Полученные результаты работы используются в учебном процессе в ФГОУ ВПО «Астраханский государственный технический университет».
Работа выполнена в соответствии с госбюджетной НИР ФГОУ ВПО «Астраханский государственный технический университет», «Анализ и синтез элементов и устройств телекоммуникационных, информационно-измерительных систем и систем управления» / Научный руководитель д-р техн. наук Дмитриев В.Н. ГР №01.2.006 08076, Астрахань АГТУ, 2005-2006 гг.
Личный вклад автора. Автор диссертации разработал метод параллельной идентификации каналов данных на фоне передачи информации, структурную, функциональную схему и имитационную модель ячейки и блока коммутации многозвенной КС с параллельной идентификацией каналов данных на фоне передачи информации.
Апробация работы. Основные результаты работы докладывались и обсуждались на II Всероссийской конференции с международным участием (Улан-Удэ, 2006), Российской школе-конференции с участием молодых ученых и преподавателей (Москва, 2006), на XIX Международной научной конференции «Математические методы в технике и технологиях MMTT-XIX» (Воронеж, 2006), на XX Международной научной конференции «Математические методы в технике и технологиях ММТТ-ХХ» (Ярославль, 2007), научно-технических конференциях профессорско-преподавательского состава Астраханского государственного технического университета (Астрахань, 2004-2008).
Публикации. По теме диссертации опубликовано 10 печатных работ, из них .4 - в изданиях, рекомендованных ВАК.
Объём работы. Диссертационная работа состоит из введения, четырех глав, заіспючения и списка литературы. Работа изложена на 122 страницах машинописного текста, содержит 52 рисунка, 6 таблиц, список литературы включает 97 наименований.
Во введении обоснована актуальность темы, сформулированы цели и задачи исследования, перечислены основные научные результаты диссертации, приведены практическая ценность и область применения результатов. Кратко излагается содержание диссертации по главам.
Первая глава посвящена анализу существующих блоков коммутации, используемых в многопроцессорных вычислительных системах. Сделан обзор архитектур коммутационных систем построенных на основе этих элементов.
Проведенный анализ коммутационных полей большой емкости, используемых в МВС, показывает, что ячейки коммутации в матричных схемах используются весьма неэффективно. Это связано с тем, что в каждом ряду и в каждом столбце матричного коммутатора может работать одновременно только одна ячейка коммутации даже при условии, что по всем линиям поступили требования на установление соединения.
Количество ячеек коммутации можно существенно снизить, если выполнить КС не в виде матрицы, а в виде многозвенной коммутационной системы. При использовании коммутационных структур с количеством входов до 32 выгодно использовать матричную' структуру, при большем количестве входов (от 32 до ИЗО) трёхзвенное построение оказывается более эффективным, при дальнейшем увеличении входов системы (7V>1130) наиболее эффективной становится пятизвенная система. Таким образом, применение принципов многозвенного построения КС при большом числе входов позволяет снизить количество ячеек коммутации.
Большое влияние на структуру > коммутационных полей влияет метод настройки. Настройка КС - это установка всех её элементов в определённые состояния для выполнения требуемого соединения. При этом все системы подразделяются на системы с централизованной и децентрализованной настройкой. Известны многокаскадные КС, предложенные К.А Клоссом, В.Е Бенешем, сортирующие схемы, но алгоритм их настройки в пачечном
режиме, за исключением перебора всех возможных вариантов соединений, не известен.
Существующие ячейки коммутации (А.С. 575697 В.В. Жила; А.С. 1233214 В.В. Жила, А.В.Каляев, О.В. Макаревич; А.С. 42210 Н.И. Витиска, В.И. Кодачигов, О.В. Макаревич, П.М. Рыбаков) позволяют производить настройку системы параллельными методами, но имеют недостаток, заключающийся в том, что этап настройки и этап передачи информации должны быть разъединены во времени, а это существенно увеличивает время настройки системы.
. Во второй главе обоснован выбор формализованной модели трёхзвенной КС .с параллельной идентификацией каналов данных, выполненной на базе теории множеств.
Многозвенная КС с параллельной идентификацией каналов данных является сложной системой, и при описании модели параллельной настройки в данной работе используются элементы теории множеств.
Для осуществления метода параллельной идентификации свободных каналов данных, разработан блок коммутации (БК) размерностью MxN, состоящий из коммутационных ячеек и позволяющий производить настройку КС на фоне передачи информации, отличающийся от известных тем, что в ячейки коммутации дополнительно введены триггер 2, элемент ИЛИ 8 и управляющая шина Ш.
Разработана функциональная схема БК, который содержит MxN ячеек. Каждый блок коммутации работает в двух режимах — настройки и передачи информации. В режиме настройки по шинам ПЗ и П4 в направлении от выхода к входу КС передаются параллельные идентификаторы, в режиме передачи данных информация передаётся по шинам И1, И2 в обратном направлении. На пересечении входных и выходных шин находятся ячейки коммутации. Блоки коммутации всех звеньев о'динаковы по структуре и различаются только размерностью.
В третьей главе показана возможность реализации и основные принципы построения многозвенной КС с параллельной идентификацией каналов данных, построенной с использованием разработанного БК.
К выходам блоков коммутации подключены генераторы имени, вырабатывающие собственные идентификаторы каждой ячейки коммутации. К выходам КС подключены контроллеры, которые производят анализ состояния ячеек коммутаций в КС и записывают результаты в виде массива данных о состоянии системы коммутации. Массивы в процессе работы системы динамически обновляются. Все контроллеры связаны между собой и с устройством управления общей шиной. Устройство управления может быть реализовано в виде автомата Мура. В качестве контроллера может быть установлен микроконтроллер ATmegal28 семейства AVR фирмы Atmel. Генератор имени построен на базе сдвиговых регистров.
Массив, записанный в памяти контроллера, состоит из множества ячеек. Количество ячеек массива по горизонтали равно числу блоков коммутации выходного звена X, количество ячеек массива по вертикали равно числу блоков коммутации промежуточного звена R.
В каждую ячейку массива записан номер коммутационного блока входного звена и номер входа в этот коммутационный блок D (Ь, р), где b — номер коммутационного блока входного звена, р — номер входа в этот коммутационный блок
Принцип параллельной идентификации каналов данных заключается в сравнении многоразрядных кодов в ячейке коммутации и в случае положительного результата происходит коммутация. В случае отрицательного результата, т.е. не соответбтвия много разрядных кодов, коммутация не происходит.
Параллельным идентификатором является совокупность имен промежуточных линий канала связи, т.е. многоразрядые коды всех промежуточных линий по пути следования информации от входа к выходу.
Четвёртая глава посвящена разработке имитационной модели поиска
свободных каналов данных в многозвенной КС. Модель построена в интегрированной среде разработки электронных устройств Proteus 7.2. Для этого было разработано микропрограммное обеспечение для контроллера ATmegal28 семейства AVR. Анализ полученных результатов показал корректность функционирования алгоритма поиска свободных каналов данных.
В программе «Electronics Worcbench» собрана логическая модель ячейки и блока коммутации.
Проведена оценка сокращения времени настройки, полученного в результате замены последовательного поиска каналов данных их параллельной идентификацией. При применении метода параллельной
идентификации каналов данных преимущество во времени в среднем составит
99%, по сравнению с последовательными методами настройки КС.
В заключении сформулированы основные результаты, полученные в диссертационной работе.
13 г
Коммутационные элементы многокаскадных коммутационных систем
Другим типом КЭ является двоичный коммутационный элемент. Этот элемент представляет собой кроссовый коммутатор и имеет 4 точки коммутации, позволяющие соединить любой вход с любым выходом.
В изобретении А.С. СССР №575697 [4] рассмотрена в качестве КЭ ячейка памяти, построенная на основе логических элементов. Такая ячейка памяти применяется в матричных КС. Данная ячейка памяти содержит элементы сравнения, элемент запрета, элемент сложения по модулю 2, логические элементы И, ИЛИ. Она позволяет производить одновременную сборку всех необходимых соединительных путей в коммутирующей матрице. Целью изобретения является повышение быстродействия ячейки памяти.
Поставленная цель достигается следующим образом: предложенная ячейка памяти содержит элемент ИЛИ и элемент сравнения, первый вход которого соединен с координатной шиной Y , второй - со второй шиной управления, третий вход - с соответствующей координатной шиной X, четвертый — с третьей шиной управления, пятый — с прямым выходом триггера, вход установки которого соединен с первым выходом элемента сравнения. Вход сброса триггера соединен с выходом элемента ИЛИ, входы которого соединены соответственно со вторым выходом элемента сравнения и с выходом второго элемента И.
Элемент 1 сравнения предназначен для сравнения адресных кодов и выработки сигналов равенства или неравенства кодов и состоит из элемента 2 сложения по модулю два, элементов И 3 и 4 и элемента ИЛИ 5. Входы элемента 2 соединены с соответствующей координатной шиной 7 6 и координатной шиной 77. Прямой выход элемента 2 соединен со входом элемента И 4, а инверсный — со входом элемента И 3. Вторые входы этих элементов И соединены с шиной управления 8, а третьи - с выходом элемента ИЛИ 5. Выход элемента И 3 является первым выходом, а выход элемента И 4 - вторым выходом элемента 1 сравнения. Входы элемента ИЛИ 5 соединены с шиной 9 управления и с прямым выходом триггера 10. Триггер 10 предназначен для управления работой элемента 1 сравнения и элемента И 11.
. Элемент И 11 является частью соединительного пути. Управляющий вход элемента И 11 соединен с прямым выходом соответствующего триггера 10, а информационный - с шиной X 6, Выход элемента И 11 соединен со входом элемента 12 запрета для передачи информационного сообщения и со входом элемента И 13 для передачи сигнала разборки, поступающего по соответствующей шине X 6.
Элемент 12 запрета предназначен для блокировки передачи информации с выхода элемента И 11 на шину Y 7 в режиме сборки соединительного пути и для разрешения ее поступления в режиме передачи информационного сообщения. Запрещающий вход этого элемента соединен с шиной 8.
Элемент И 13 предназначен для выработки сигнала, сбрасывающего триггер 10 в нулевое положение. Его выход через элемент ИЛИ 14 соединен со входом сброса триггера 10, а второй вход — с шиной 15 управления.
Ячейка работает следующим образом. Для сборки соединительных путей по шине 8 подается сигнал сборки, который запрещает передачу информации через элемент 12 запрета и подготавливает элементы И 3 и 4 к работе. Поиск точек соединения в матричном коммутаторе, состоящем из таких ячеек, производится передачей по шине Y 7 кода ее адреса, а по каждой шине X 6 кода адреса той шины Y 7, с которой необходимо ее соединить. Коды, поступающие по шинам Y1 к X 6, поразрядно поступают на элементы 2. При равенстве поступивших разрядов единичный сигнал появляется на инверсном выходе элемента 2, при неравенстве разрядов - на прямом выходе элемента 2. Одновременно с поступлением на элемент 1 сравнения первых разрядов, сравниваемых кодов на элементы Й 3 и И4 через элемент ИЛИ 5 поступает запускающий импульс с шины 9. Если первые разряды кодов одинаковы, то единичный сигнал с инверсного выхода элемента 2 проходит через элемент И 3 на вход установки триггера 10 и переводит его в единичное состояние. Потенциал с прямого выхода триггера 10, поступая через элемент ИЛИ 5 на элементы И 3 и 4, разрешает сравнение следующих разрядов. Каждый следующий сигнал равенства подтверждает единичное состояние триггера 10. Сигнал неравенства, выработанный элементом 2 на любом шаге сравнения пройдя через элементы И 4 и ИЛИ 14 устанавливает триггер 10 в нулевое состояние и тем самым прекращает дальнейшее сравнение на этом элементе 1 сравнения. Сборка соединительных путей заканчивается после прохождения последних разрядов кодов по координатным шинам, для этого с шины 8 снимается сигнал сборки. Триггеры 10, на которые не был подан сигнал неравенства, остаются в единичном состоянии и удерживают элементы И 11 в открытом состоянии.
При разборке соединительного пути сигнал разборки, поступающий по шине 15, подготавливает элемент И 13 к работе. Сигнал, поступающий по соответствующей шине 6, пройдя через элементы И 11, И 13 и ИЛИ 14 устанавливает триггер 10 в нулевое состояние. Данная ячейка памяти позволяет производить одновременную сборку всех необходимых соединительных путей в коммутирующей матрице, что существенно повышает ее быстродействие. Время на поиск всех точек соединения при использовании описанных ячеек определяется разрядностью N кодов адресов. Если необходимо найти W точек соединения, то, по сравнению с последовательным поиском, время поиска сокращается в NI W раз. Чем больше точек соединения необходимо найти, тем больше сокращается время поиска, т.е. тем выше быстродействие схемы [4]. Недостаток устройства состоит в невозможности осуществления процесса настройки ячейки памяти на фоне передачи информации, так как в её структуре не предусмотрены элементы, запрещающие поступление разрядов кода в момент передачи информации.
Так же известна ячейка памяти А.С. СССР №1233214 [5], содержащая элементы сравнения, задержки, элемент ИЛИ, триггер, элементы И, шины управления. С целью расширения области применения ячейки памяти за счет осуществления реверса информации она дополнена четвертым элементом И, выход которого соединен с четвертым входом, элемента сравнения, первый вход четвертого элемента И соединен с выходом третьего элемента И, второй вход четвертого элемента И соединен с выходом триггера, а третий вход является пятым управляющим входом ячейки памяти. Данная ячейка памяти обладает средствами для передачи адресной информации с выхода на вход ячейки в процессе поиска канала связи в многокаскадных коммутационных системах.
Структурная схема и алгоритм работы ячейки коммутации коммутационной системы с параллельной идентификацией
Для осуществления метода параллельной идентификации свободных каналов связи, разработана ячейка коммутации для многозвенной коммутационной системы, позволяющая производить настройку КС на фоне передачи информации. Для этого в структуру ячейки введён элемент, позволяющий блокировать поступление параллельных идентификаторов на вход ячейки в промежуток времени, когда ячейка участвует в передаче информации. Это сделано для того, что бы исключить возможность произвольного разрыва канала связи. Существующие ячейки коммутации [4, 5] позволяю проводить параллельную настройку но только последовательным методом, так как существует вероятность разрыва установленного соединения если в момент передачи информации на входы ячейки вновь поступят многоразрядные коды. Ячейка состоит из четырёх основных блоков - элемента сравнения, коммутационного узла, коммутационного элемента и элемента запрета. Элемент сравнения служит для поразрядного сравнения имени линии, к которой подключена коммутационная ячейка (ПЗ), и поступающего на вход параллельного идентификатора (П4).
Коммутационный узел регистрирует положительные результаты сравнения, а если результат в одном из разрядов отрицателен, элемент сравнения переходит в обратное состояние и больше не регистрирует положительные результаты сравнения до конца цикла настройки. При получении внешних сигналов и в случае равенства поступающих кодов коммутационный узел включает коммутационный элемент.
Коммутационный элемент позволяет образовать канал связи через данную ячейку, соединив через себя вход с выходом ячейки коммутации. Управляющие входы необходимы для начальной подготовки ячейки коммутации, а также для установления и разрыва канала связи.
При дальнейшей разработке функциональной схемы ячейки коммутации необходимо учесть следующие требования: - число элементов в коммутационной ячейке должно быть минимальным; - ячейка коммутации должна быть универсальной в использовании, т.е. подходить для применения в коммутационных блоках входного, выходного и промежуточного каскадов; - во время передачи информации ячейка должна быть недоступна для параллельных идентификаторов, поступающих на её входы.
Функциональная схема данной ячейки представлена на рис. 2.5. В качестве элемента сравнения может быть использован элемент «Сложение по модулю 2» или «исключающее ИДИ». Коммутационный узел включает элементы ИЗ, Триггер 1, ИЛИ 5. В качестве коммутирующих элементов выступают логические элементы И6, И7. Элемент запрета состоит из триггера 2 и логического элемента ИЛИ 8 [63, 68, 69, 70].
Ячейка работает следующим образом: режим идентификации каналов связи начинается подачей на шину ПО потенциала, устанавливающего триггеры 1 и 2 в начальное состояние. Алгоритм установки блока коммутации в начальное состояние представлен на рис. 2.6.
Настроечные коды по шинам ПЗ и П4 поступают поразрядно на элемент «Сравнение по модулю 2» 4. Элемент «Сравнение по модулю 2» выделяет различие в соответствующих разрядах настроечных кодов, если такое различие обнаружено, то сигнал с выхода элемента 4 сбрасывает триггер 1 и тем самым фиксирует отсутствие канала связи через данный коммутирующий узел. Если в результате анализа настроечных кодов на выходе элемента 4 ни разу не вырабатывался сигнал неравенства разрядов, то триггер 1 остается в прямом состоянии и тем самым фиксирует наличие канала связи.
Алгоритм поиска свободных каналов данных в коммутационной системе с параллельной идентификацией
Алгоритм поиска свободных каналов связи в многозвенной коммутационной системе с параллельной идентификацией свободных каналов связи состоит из нескольких этапов. Алгоритм реализуется в контроллерах, сведения, представленные в виде массива данных о свободных и занятых ячейках коммутации, хранятся в ОЗУ контроллеров. Массив данных, содержащий сведения о свободных и .занятых ячейках системы динамически обновляется. Такой массив состоит из множества ячеек. Число ячеек по горизонтали равно числу КБ выходно го каскада X, число ячеек по вертикали равно числу коммутационных блоков промежуточного каскада R. В каждую ячейку массива записан номер коммутационного блока входного каскада и номер входа в этот коммутационный блок D (Ь,р), где Ъ - номер коммутационного блока входного каскада, р — номер входа в этот коммутационный блок.
Алгоритм поиска свободных каналов данных представляет собой вычисление номеров входов в коммутационные элементы всех звеньев КС и состоит из нескольких этапов: 1) формируется массив данных содержащий сведения о состоянии коммутационной системы. При этом многозвенная система условно считается трёхзвенной, в которой центральные каскады заменены одним звеном. В массиве не существует ячеек с одинаковым значением параметра Ь и разным значением параметра/?; массив проверяется на наличие в одной строке элементов с одинаковым значением Ъ. Если такой элемент находится, то он переписывается на строку ниже, и так до тех пор, пока не найдётся строка, не содержащая подобный элемент. Таким образом устраняется возможность блокировки в КС, когда несколько информационных сообщений должны передаваться с одного и того же коммутационного элемента входного звена через один и тот же коммутационный элемент промежуточного звена на выход системы; аналогичные действия проводятся для центрального звена коммутационной системы. Заполняется массив данных для трёх промежуточных звеньев. При этом по горизонтали откладывается количество коммутационных блоков выходного каскада (в данном случае это К). По вертикали откладывается число коммутационных блоков среднего звена К. Входными и выходными данными считаются результаты, полученное при выполнении предыдущего пункта. В итоге вычисляются элементы параллельного идентификатора, определяющего путь через все звенья системы. В случае семи- девяти-и т.д. звеньев в системе количество анализируемых массивов увеличивается. Количество массивов всегда на 2 меньше, чем общее число звеньев в системе; контроллеры обмениваются информацией об изменениях состояний массивов и передают параллельные идентификаторы в коммутационную систему.
В результате реализации данного алгоритма в КС подаётся параллельный идентификатор, состоящий из номеров КБ всех каскадов кроме выходного и номера входа в коммутационный блок входного каскада.
Разработанные структурная и функциональная схемы ячейки коммутации для КС, алгоритм работы этой ячейки, архитектура КС и алгоритм поиска свободных каналов связи позволяют реализовать метод параллельной идентификации свободных каналов данных на фоне передачи информации.
Метод параллельной идентификации заключается в том, что поиск свободного пути в КС производится во внешнем устройстве по отношению к коммутационному полю (в avr-микроконтроллерах). В результате реализации алгоритма поиска каналов данных в КС подаются параллельные идентификаторы ячеек коммутации, через которые будет установлено соединение [62, 63].
Параллельным идентификатором является совокупность имен промежуточных линий канала связи, т.е. многоразрядые коды всех промежуточных линий по пути следования информации от входа к выходу. Кроме того, параллельный идентификатор также присваивается конкретному каналу связи до его коммутации. Этот процесс происходит во внешнем по отношению к коммутационному полю устройстве [64].
Принцип параллельной идентификации абонентов заключается в сравнении параллельных идентификаторов в ячейке коммутации и в случае положительного результата происходит коммутация. В случае отрицательного результата, т.е. несоответствия идентификаторов, коммутация не производится.
В режиме настройки происходит передача управляющих сигналов для установления соединений между входным и выходным каскадами. Настройка происходит за несколько промежутков времени.
Моделирование ячейки коммутации многозвенной коммутационной системы с параллельной идентификацией свободных каналов связи по функциональной схеме
Разработанную в третьей главе КС целесообразно выполнять на больших интегральных схемах (БИС), содержащих сотни точек коммутации. В настоящее время выпускаются микросхемы матричных коммутаторов, предназначенные для использования в КС автоматических телефонных станций и МВС (например, К1509КП1). Данные микросхемы обладают хорошими эксплутационно-техническими характеристиками, тем не менее, они не могут использоваться для разработки КС с параллельной идентификацией свободных каналов связи.
Разработка любого устройства сопровождается физическим или имитационным моделированием. Физическое моделирование (эксперимент) связано с большими материальными затратами, поскольку требуется изготовление макетов и их трудоемкое исследование. Альтернативой физическому моделированию является применение имитационного моделирования с использованием средств и методов вычислительной техники [65].
Синтез ячейки коммутации будем проводить с помощью" системы моделирования «Electronics Workbench», разработанной канадской фирмой «Interactive Image Technologies» (версии 5.12).
Программа «Electronics Workbench» предназначена для моделирования и анализа электронных схем. Библиотеки данной программы включают в себя большой набор электронных компонентов, параметры которых можно изменять в широком диапазоне значений. Также имеется большое количество измерительных приборов, позволяющих контролировать работу собранных схем. Все приборы представлены в виде, максимально соответствующем реальному [47]. Функциональная схема ячейки была собрана в программе «Electronics Workbench». Элемент «Сложение по модулю 2» был заменён схемой из элемента ИЛИ, двух элементов И и двух элементов И-НЕ [69, 73].
Ко входам ячейки коммутации подключен генератор слов, выдающий комбинацию двоичных сигналов.
В контрольных точках ячейки коммутации а именно на выходе элемента «Сложение по модулю 2», ИЗ, ИЛИ5, триггеров 1 и 2, И6 были установлены контрольные лампочки. На входах элементов ИЗ, «Сложение по модюлю 2», триггера 2, И8 установлены ключи/ Одно положение ключа имитировало подачу высокого потенциала, другое — низкого. При замыкании и размыкании ключей имитировались различные ситуации работы ячейки, рассмотренные в пункте 3.1. данного диссертационного исследования.
К контрольным точкам блока коммутации подключен логический анализатор, позволивший получить двоичные сигналы на каждом такте работы. Первые два вывода анализатора подключены соответственно к шинам ПЗ и П4, третий - к прямому,выходу триггера ТІ, четвёртый к шине Й1, пятый - к выходу элемента И6. При подаче одинаковых потенциалов на шины ПЗ и П4 и при наличии импульса на шине Ш триггер 1 открыт и информация передаётся с шины И1 через элемент И6. Этот этап работы показан на рис. 4.5 (б). Если потенциалы на входах ПЗ и П4 не совпадают, что имитирует несовпадение параллельных идентификаторов, поступающих на вход ячейки коммутации, то триггер 1 закрыт, и информация не передаётся. Временная диаграмма этого этапа работы показана на рис. 4.6.
Проверив подобным образом все варианты работы ячейки коммутации и сравнив полученные результаты с построенной во второй главе временной диаграммой работы блока коммутации и результатами табл. 2.1 и 3.1, приходим к выводу об идентичности полученных результатов и корректности работы схемы в целом. На рис. 4.7 показана схема эксперимента при различных положениях ключей.
Функциональная схема блока коммутации размерностью 2x2 была собрана в программе «Electronics Workbench». Ко входам блока коммутации был подключен генератор слов, выдающий комбинацию двоичных сигналов; к выходам блока коммутации подключен логический анализатор.
