Содержание к диссертации
Введение
ГЛАВА 1. Анализ современного уровня системного проектирования конечных изделий на основе СБИС класса «Система на кристалле» 15
1.1. Системное проектирование конечных изделий на основе СБИС СнК в российских технологиях 15
1.2. Зарубежные технологии системного уровня проектирования 19
1.3. Постановка задачи исследования 24
Выводы по главе 26
ГЛАВА 2. Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС СнК 28
2.1. Последовательность и содержание работ по методологии 28
2.2. Структура и функционирование SystemC-модели 43
Выводы по главе 46
ГЛАВА 3. Методы построения SystemC-моделей 48
3.1. Системный уровень проектирования в технологиях современных САПР электроники 48
3.2. Метод формирования информационной нагрузки (тестовых воздействий) на модель на уровне транзакций 52
3.3. Метод построения макроструктуры модели в стиле блочного проектирования 55
3.3.1. Использование централизованного фонда СФ-блоков 58
3.3.2. Использование внутренних библиотек СФ-блоков 58
3.4. Методы моделирования времени выполнения алгоритмов 59
3.4.1. Аналитический метод определения задержек 60
3.4.2. Метод учета производительности ІР-блоков 63
3.4.3. Учет задержек, вносимых операционными системам 66
3.5. Метод верификации системных SystemC-моделей по технологии моделирования на уровне транзакций 73
3.6. Документация модели - составной части технического задания для проектной организации 78
3.7. Метод использования SystemC-моделей в центрах проектирования кристалла для создания RTL- описания СБИС СнК 83
3.8.Использование стандартной открытой спецификации языка SystemC .93
Выводы по главе 96
ГЛАВА 4. Практическое применение методологии 99
4.1. Модель вычислительного комплекса 99
4.2. Модель сетевого коммутатора 109
4.3. Модель базового модуля первичной цифровой обработки сигнала...120
Вывод по главе 123
Заключение
- Зарубежные технологии системного уровня проектирования
- Структура и функционирование SystemC-модели
- Метод построения макроструктуры модели в стиле блочного проектирования
- Модель сетевого коммутатора
Введение к работе
Актуальность темы
В настоящее время идет сложный процесс микроминиатюризации отечественных конечных радиоэлектронных изделий, в котором участвуют создаваемые в системе сквозного проектирования радиоэлектронной продукции Центры системного проектирования (ЦСП) организаций-разработчиков конечных изделий и Центры проектирования кристалла (ЦПК, дизайн-центры) проектных организаций СБИС.
Успехи отечественных технологий микроэлектроники в создании современной электронной компонентной базы (ЭКБ) предоставляют возможность организациям, разрабатывающим конечные изделия, реализовать в сверхбольших интегральных схемах класса «Система на кристалле» (СБИС СнК), все электронные функциональные части (ФЧ) этих изделий, включая вычислительные машины (процессорные блоки, блоки памяти, интерфейсные узлы, цифровые блоки с «жесткой логикой») и комплексы. В то же время, функциональные части, предназначенные для реализации в СБИС СнК, не могут быть определены прежде, чем будут разработаны структура, алгоритмы и функциональная схема изделия. Поэтому СБИС СнК требуемой для разрабатываемого конечного изделия функциональности, если нет соответствующих готовых СБИС СнК, не может быть спроектирована заранее и её проектирование начинается уже в ходе разработки конечного изделия. В этом случае продолжительность проектирования СБИС СнК непосредственно входит в разработку конечного изделия и может определять её продолжительность в целом.
Практика показывает, что традиционное содержание технических заданий (ТЗ), которые получают ЦПК от организаций, разрабатывающих конечные изделия (требования по производительности, объемам памяти, интерфейсам и т.д.), не дает возможности передать проектировщику СБИС СнК достаточно полные сведения о функциональности проектируемого изделия (алгоритмы, коммуникационные протоколы, их взаимодействие), которую требуется реализовать в СБИС СнК. В ряде случаев по различным причинам передача алгоритмов сторонней организации нежелательна.
В результате после выдачи ТЗ следует продолжительный период (до 1-1,5 лет) дополнительного изучения функциональности будущей СБИС СнК инженерами ЦПК с участием специалистов организации-разработчика конечного изделия и RTL-описания СБИС СнК на одном из языков семейства VHDL/Verilog. При этом не исключается риск получить СБИС СнК несоответствующей функциональности из-за неадекватного взаимопонимания специалистов заказчика и проектировщиков СБИС.
В современной мировой практике одним из способов уменьшения продолжительности проектирования СБИС СнК является создание специалистами организации-разработчика конечного изделия (заказчика) высокоуровневой системной модели («золотой модели») СБИС СнК, полностью описывающей функциональность конечного изделия или его частей, подлежащих реализации в СБИС СнК. Модели являются неотъемлемой составной частью ТЗ на проектирование СБИС СнК и передаются в его составе организации, проектирующей СБИС (дизайн-центру).
Высокоуровневые модели обычно создаются на объектно-ориентированном языке системного моделирования SystemC. В дальнейшем изложении такие модели называются SystemC-моделями.
На состоявшихся в последнее время совещаниях и конференциях1 специалистов ведущих отечественных организаций-разработчиков конечных изделий и предприятий, проектирующих СБИС, признано, что наличие SystemC-модели в составе технического задания для проектной организации СБИС, может в значительной мере сократить время создания RTL-описания, как минимум вдвое (до 0,5 года), с одной стороны, и снизит риск - с другой.
Анализ доступной информации показал, что в зарубежных источниках не публикуются достаточные для практического применения методологические материалы, раскрывающие последовательность и содержание работ процесса и методов создания SystemC-моделей в организации-разработчике конечного изделия и их использования в дизайн-центрах.
. Совещание членов Союза разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.
Совещание «Опыт разработки СБИС типа «Система на кристалле» и пути повышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, август 2007 г.
3-я, 4-я 5-я 6-я ежегодные конференции «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007-2010 гг.
Семинар-совещание «Отечественные разработки СБИС класса «система на кристалле» - состояние, проблемы, опыт, разработки и применения, перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель» 2011г.
Отечественная методология сокращения продолжительности проектирования СБИС СнК требуемой функциональности для конечных изделий, электронные функциональные части которых предусматривается реализовать в СБИС класса «Система на кристалле», еще не создана.
В настоящее время в отечественном дизайн-центре этап создания RTL-описания СБИС СнК, в которой реализуется процессор сравнительно простой архитектуры, на языке Verilog с использованием стандартной библиотеки элементов может иметь продолжительность до одного года и стоимость 100 — 150 млн. руб.
Учитывая, что России в настоящее время в радиоэлектронной промышленности функционируют до 10 наиболее значительных проектных организации СБИС СнК2, сокращение этапа создания RTL-описания СБИС СнК до 0,5 года даст экономию в целом по стране до 500-750 млн. руб., что может явиться значительным вкладом в развитие экономики и повышение ее обороноспособности.
В свете изложенного тема диссертации, посвященной разработке методологии проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле» с использованием высокоуровневых системных моделей, сокращающей продолжительность проектирования СБИС СнК, является актуальной.
Объектом исследования является проектирование конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле».
Предметом исследования является методология проектирования СБИС СнК на основе создания высокоуровневых моделей электронных функциональных частей конечных изделий.
Цель исследования
Целью диссертационной работы является разработка методологии проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», сокращающей продолжительность проектирования СБИС СнК за счет создания в
2 Бюллетени о состоянии с разработками, применением СФ-блоков и СБИС типа «система на кристалле и проектированием РЭА на основе СБИС СнК. ОАО «Российская электроника»,М,2006,2007 г.
организациях-разработчиках высокоуровневых системных моделей цифровых электронных частей изделия и их использования в проектных организациях СБИС для уменьшения времени логического проектирования СБИС СнК.
Задачи исследования
Для достижения поставленной цели в диссертации решаются следующие задачи:
Анализ современного уровня системного проектирования конечных изделий с применением СБИС СнК с целью выявления возможностей сокращения сроков проектирования СБИС СнК.
Теоретическое обоснование и разработка последовательности этапов и содержания работ методологии проектирования конечных изделий с созданием полнофункциональных высокоуровневых системных моделей с учетом распределения функций в создаваемой сети центров системного проектирования и центров проектирования кристалла.
3. Разработка структуры, организации функционирования, методов
построения, и верификации SystemC-моделей в организации-разработчике
конечного изделия и использования в центрах проектирования кристалла.
4. Разработка примеров практического построения SystemC-моделей.
Методы исследования
Задачи исследования решаются с использованием теории электронных вычислительных систем, компьютерных сетей, теории алгоритмов, современных достижений в области транзакционного моделирования, методов моделирования на высокоуровневом алгоритмическом объектно-ориентированном языке описания аппаратуры SystemC и технологий системного уровня проектирования сверхбольших интегральных схем класса «Система на кристалле» в современных САПР электроники.
Основные положения, которые выносятся на защиту
1. Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», сокращающая продолжительность проектирования СБИС СнК за счет создания в организациях-разработчиках высокоуровневых системных моделей цифровых частей изделия и их использования в проектных
организациях СБИС для уменьшения времени создания исходного RTL-описания СБИС СнК на логическом уровне проектирования.
2. Методы методологии:
метод формирования информационной нагрузки (тестовых воздействий) на модель на уровне транзакций;
метод построения макроструктуры SystemC-моделей в стиле блочного проектирования;
метод моделирования времени выполнения алгоритмов в МОДУЛЯХ SystemC-моделей с учетом задержек, вносимых программным обеспечением;
метод верификации SystemC-моделей по технологии моделирования на уровне транзакций;
метод использования SystemC-моделей в центрах проектирования кристалла для создания исходного RTL-описания проектируемой СБИС СнК.
Научная новизна
Создана методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», отличающаяся сокращением продолжительности проектирования СБИС СнК за счет создания на языке SystemC в организациях-разработчиках высокоуровневых системных моделей цифровых функциональных частей изделия и использования моделей в проектных организациях СБИС для уменьшения времени создания исходного RTL-описания СБИС СнК на логическом уровне проектирования.
Разработаны методы:
метод формирования информационной нагрузки на SystemC-модели в форме транзакций, использующий определяемый в программе модели объект «класс SystemC» в полях которого определены все переменные, представляющие характеристики нагрузки, а также константы и переменные, необходимые для моделирования функциональности;
метод построения макроархитектуры SystemC-моделей в стиле блочного проектирования, обеспечивающий конструирование модели как комбинации взаимосвязанных сложно-функциональных (СФ) блоков уровня транзакций (TL-уровня) из библиотек САПР;
метод моделирования времени выполнения алгоритмов, представленных в блоках SystemC-моделей в явной аналитической форме и в
общей описательной (вербальной) форме, на основе понятий «элементарной операции» и «трудоемкости алгоритма» теории алгоритмов;
метод функциональной верификации SystemC-моделей, обеспечивающий формирование проверочных тестов в форме транзакций на основе использования в качестве эталонов сценариев, создаваемых специалистами-разработчиками конечного изделия;
метод использования SystemC-моделей в Центрах проектирования кристалла (ЦПК) для исходного RTL-описания проектируемой СБИС СнК, основанный на использовании библиотек, содержащих синтезируемые модели СФ-блоков TL-уровня и эквивалентные им модели RTL-уровня, которые входят в состав САПР, имеющихся в ЦПК.
Разработанные методология и методы не имеют аналогов в отечественном проектировании конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС СнК.
Практическая значимость работы и реализация результатов
По разработанной методологии разработаны по заказам ФГУП «НИИ автоматической аппаратуры им. академика В. С. Семенихина» и ФГУП «НИИ вычислительных комплексов им. М.А. Карцева» под руководством и при непосредственном участии автора SystemC-модели многозадачного вычислительного комплекса, неблокирующего коммутатора сетевой технологии Ethernet и базового модуля первичной цифровой обработки (ЦОС) радиолокационного сигнала. Модели приняты заказчиками и используются в практической работе.
Результаты диссертационной работы положены в основу разработанного учебно-методического комплекса (курс лекций и лабораторный практикум), который используется в ОАО «Концерн радиостроения «Вега» для повышения квалификации специалистов 20-ти предприятий концерна в рамках работ по созданию базовых центров системного проектирования и в МГТУ МИРЭА в процессе обучения магистров по программе подготовки магистров 230100.06 «Элементы и устройства вычислительной техники и информационных систем».
Апробация
Основные положения и результаты диссертационной работы докладывались и получили положительную оценку на конференциях и совещаниях специалистов системных и проектных организаций:
Совещание членов Союза разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.;
3-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007г.;
Совещание «Опыт разработки СБИС типа «Система на кристалле» и пути повышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, август 2007 г.;
4-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2008 г.
5-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2009г.
6-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2010г.
- Семинар-совещание «Отечественные разработки СБИС класса
«система на кристалле» - состояние, проблемы, опыт разработки и применения,
перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель»2011г.
Публикации
По теме диссертации опубликовано 16 печатных работ, в числе которых 8 статей в научных журналах, реферируемых ВАК РФ, и 8 работ в научных сборниках трудов МИРЭА и других изданиях. Общий объем публикаций -более 10 п.л.
Структура и объем работы
Диссертация состоит из введения, постановки задачи исследования, четырех глав, заключения и приложений, содержащих примеры использования возможностей языка SystemC и документы, подтверждающие внедрение основных результатов диссертации. Общий объем диссертации 148 страниц, включая 20 рисунков, 12 таблиц и список литературы из 68 наименований.
Зарубежные технологии системного уровня проектирования
Выполнение предусмотренных мероприятий создает необходимые предпосылки для построения системы сквозного проектирования радиоэлектронной продукции по методологии «система - аппаратура -элементная база» с реализацией сквозного маршрута проектирования СБИС СнК.
Тем не менее, ряд важных вопросов развития системного уровня проектирования конечных изделий на основе СБИС СнК в российских электронных технологиях не решен.
Анализ результатов обсуждения на встречах специалистов (см. стр.10, сноска) вопросов проектирования конечных изделий на основе СБИС СнК показывает, что в настоящее время практически каждая организация выполняет системное проектирование по внутренним нормативным документам и методикам, ориентированным на дальнейшее проектирование СБИС СнК своими проектными подразделениями.
Существуют разные точки зрения по вопросу уровня абстракции системной модели СБИС СнК. Многие организации, в том числе и ведущие дизайн-центры [9,10,11] основываясь, на имеющемся богатом традиционном опыте проектирования и реализации СБИС, создают системное описание проектируемой СнК на одном из языков описания аппаратуры семейства VHDL/Verilog. При этом признается, что уровень абстракции этих языков обуславливает большую трудоемкость и длительные сроки создания, до 1-1,5 лет, подобных описаний при непосредственном участии специалистов организаций-разработчиков аппаратуры. Организации, ориентированные на промышленную кооперацию с базовыми центрами проектирования [12], полагают необходимым иметь описание системной модели СнК, на высокоуровневом алгоритмическом языке SystemC. Специалисты этих организаций считают, что высокий уровень абстракции языка SystemC, позволяет до 6 месяцев сократить срок проектирования СБИС СнК и конечного изделия.
Не определены структура и организация функционирования SystemC-моделей, этапы и содержание работ по созданию SystemC-моделей в организации-разработчике конечного изделия, и не разработаны соответствующие методы построения и верификации SystemC-моделей.
Не исследованы вопросы использования SystemC-моделей в Центрах проектирования кристалла для сокращения продолжительности проектирования СБИС СнК.
Не исследованы возможности программирования SystemC-моделей на стандартной открытой спецификации языка SystemC без необходимости приобретения организациями-разработчиками конечных изделий дорогостоящих лицензированных зарубежных программных продуктов и САПР.
Таким образом, отечественная методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», с использованием высокоуровневых системных моделей, позволяющая сократить продолжительность этапа создания RTL-описания СБИС СнК, в настоящее время не создана.
Отсутствие методологии может привести к несовместимости технологий системного проектирования конечных изделий с технологиями проектирования СБИС в проектных организациях микроэлектроники. Предприятия-разработчики конечных изделий могут утратить возможность размещать заказы на проектирование СБИС СнК на любом Центре проектирования кристалла. Это может отрицательно отразиться на эффективности создаваемой отечественной системы сквозного проектирования радиоэлектронной продукции в части сокращения сроков ее разработки.
Учитывая вышеизложенное, в настоящей диссертации выполнены теоретические исследования и разработана методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле». Методология позволяет сократить продолжительность проектирования СБИС СнК за счет создания в организациях-разработчиках высокоуровневых системных моделей цифровых электронных частей изделия и использования моделей в проектных организациях СБИС для уменьшения времени создания RTL-описания на этапе логического проектирования СБИС СнК. Методология адаптирована к инфраструктуре создаваемой отечественной системы сквозного проектирования радиоэлектронной продукции.
В настоящее время за рубежом (США, Западная Европа, страны Юго-Восточной Азии) функционирует развитая индустрия электронного проектирования и полупроводникового производства интегральных схем, в том числе СБИС класса «Система на кристалле» [2].
Наиболее крупными являются традиционные IDM (Integrated Devise Manufacturers) компании, Производители Интегрированных Устройств такие, как Intel, IBM, ТІ, ST Microelectronics. IDM компании имеют собственное полупроводниковое производство, проектируют IP-блоки для внутренних нужд и на внешний рынок и выполняют полный цикл IC проектирования, включая SoC, по заказам фирм-производителей аппаратуры. Практически все IDM компании используют в IC проектировании коммерческие САПР независимых EDA (Electronic Desing Automation) компаний. Одновременно некоторые IDM компании, IBM например, продолжают совершенствование внутренних специализированных EDA продуктов. Основу успеха IDM компаний составляет специализация в накоплении системных знаний и опыта в IC-проектировании и производстве для использования в конкретных конечных продуктах, как например, ST Microelectronics в автомобилестроении.
Независимые IP компании специализируются на проектировании IP-блоков повторного использования, составляющих их интеллектуальную собственность (Intellektual Property), для применения в конкретных областях SoC-проектирования. Наиболее известны компании ARM, MIPS. IP компании поставляют проектные IP-блоки производителям интегрированных устройств, полупроводниковым компаниям без фабрик (fables) и играют важную роль в формировании фонда стандартизованных и сертифицированных IP-блоков повторного использования. Для производства IP-блоков IP компании используют возможности «чистых» фабрик (Foundries).
Структура и функционирование SystemC-модели
В проектной организации СБИС СнК (дизайн-центре, ЦПК) осущесвляется перевод SystemC-модели в стиле блочного проектирования в исходное RTL-описание СБИС СнК.
Последовательность работ методологии по этапам и результаты, которые должны быть получены, представлена на рис. 2.1. Ниже описывается содержание работ. Разработанные методы их выполнения представлены в главе 3.
Этап 1. Выделение функциональных частей конечного изделия для реализации в СБИС СнК и определение их алгоритмов. На рис. 2.2. показана последовательность работ, выполняемых на 1-м этапе.
Работы начинаются с выделения электронных функциональных частей конечного изделия (ФЧ) для реализации в СБИС СнК. Основным критерием выделения ФЧ является выполнение внутри неё в полном объёме одной или нескольких системных функций конечного изделия. Например: решение совокупности прикладных задач, первичная обработка радиолокационного сигнала, прием видеотрафика и формирование фреймов.
Выделение ФЧ является типичной многокритериальной задачей принятия решений. При выделении ФЧ должны быть учтены, по крайней мере, такие факторы как значимость сферы деятельности потребителей изделия и специфика применения изделия, уровень требуемой надежности, условия и сроки его эксплуатации, объём данных и сложность технической реализации обработки алгоритмов средствами цифровой микроэлектроники, возможность изготовления СБИС, реализующей ФЧ, объём тиражирования изделия, экономическая целесообразность его микроминиатюризации. Выполняются на предприятии-разработчике изделия Этап! Этап Выполняется в центре проектирования кристалла Этап Выделение функциональных частей (ФЧ) изделия для реализации в СБИС СнК и определение их алгоритмов Результат: Функциональная схема ФЧ изделия и характеристики их информационной нагрузки Верификация, документирование и включение SystemC-модели в T3 Результат: Документированная исполняемая спецификация модели в составе ТЗ на проектирование СБИС СнК
Исходя из анализа существующей отечественной практики применения СБИС СнК можно рекомендовать использовать при решении вопроса, какая ФЧ будет реализована в СБИС СнК, следующую классификацию ФЧ в порядке возрастания их функциональности: «Процессор», «Комплекс», «Система».
В настоящее время разработаны и выпускаются несколько видов отечественных готовых реализаций функциональных частей в СБИС СнК типа «Процессор», основу которых составляют, обычно, процессорные ядра и микроконтроллеры. В качестве примеров можно назвать СБИС СнК универсальные микропроцессоры серии «МЦСТ-R» компании «Московский центр СПАРК технологий», ИМС МС12х и МС24х разработки ГУП НПЦ «Элвис» или процессор К1867ВЦЗАФ Воронежского НИИ ЭТ. Если в результате анализа функциональность выделенных ФЧ может быть реализована в СБИС СнК типа «Процессор», сокращение сроков разработки конечного изделия может быть достигнуто за счет применения в функциональных частях готовых СБИС СнК этого типа в качестве СФ-блоков.
В ФЧ типа «Комплекс» может выполняться, как правило, какая-либо одна системная функция конечного изделия, а в ФЧ типа «Система» несколько системных функций. Для реализации ФЧ типа «Комплекс» необходимо, чтобы в составе СБИС СнК, в дополнение к ФЧ «Процессор» была реализована внутренняя системная память и соответствующая системная архитектура, а для ФЧ «Система» - еще и интерфейсы периферийных устройств конечного изделия.
Выделение ФЧ типов «Комплекс» или «Система» потребует, скорее всего, постановки заказа в Центре проектирования кристалла (дизайн-центре) на проектирование СБИС СнК необходимой функциональности с последующим её изготовлением на фабрике (Foundries).
На стадии выделения ФЧ принципиально важно определить проектную организацию, Центр проектирования кристалла (ЦПК), который будет проектировать СБИС СнК. Все последующие решения по созданию SystemC-модели должны быть ориентированы на технологии проектирования СБИС СнК, используемые в данном ЦКС. Можно рекомендовать в качестве основного критерия, которому должен соответствовать ЦКС для сокращения продолжительности проектирования СБИС СнК требуемой функциональности: это наличие в используемых САПР библиотек СФ-блоков TL-уровня и эквивалентных СФ-блоков RTL-уровня и инструментальных программных средств, обеспечивающих использование БуБІетСмодели, построенной в стиле блочного проектирования, для создания в ЦПК исходного RTL-описания.
Метод построения макроструктуры модели в стиле блочного проектирования
В организации-разработчике конечного изделия (заказчике СБИС СнК) на этапе создания макроархитектуры System-Смодели ( п. 2.1.) выбираются СФ-блоки требуемой функциональности из числа имеющихся в общедоступном фонде (банке) библиотек «зоп.»СФ-блоков - моделей уровня транзакций (ТЬ-уровня),эквивалентных соответствующим блокам RTL-уровня. МОДУЛИ, для которых нужных «БогЪСФ-блоков в библиотеке нет, программируются вручную (глава 5). Выполняются работы по проектированию SystemC-модели (глава 2). Техническое задание на проектирование, включающее модель, выдается Центру проектирования кристалла (ЦПК).
Поскольку в ЦПК также используются библиотеки централизованного фонда (банка) «зой»СФ-блоков, состав и функциональность МОДУЛЕЙ соответствуют возможностям центра по дальнейшему проектированию СБИС СнК. Согласование ТЗ в этом случае будет выполняться, в основном, в части характеристик МОДУЛЕЙ, спроектированных на стандартном SystemC 2.0. , что при наличии в ЦПК САПР, описанных в З.1., не представляет принципиальных трудностей.
Когда централизованный фонд (база) «БогЪСФ-блоков, еще не создан, МОДУЛИ SystemC-модели определяются по результатам анализа алгоритмов функциональной части конечного изделия, запланированной для реализации в СБИС СнК. Но перед включением модели в ТЗ проводится согласование с ЦПК применения состава и функциональности ее МОДУЛЕЙ. В ЦПК анализируется возможность реализации функциональности и задержек МОДУЛЕЙ SystemC-модели СФ-блоками TL-уровня из используемых внутренних библиотек СФ-блоками собственной разработки. При необходимости МОДУЛИ системной модели могут быть заменены эквивалентными СФ-блокам (совокупностями СФ-блоков) из библиотек ЦПК.
В этом случае программа модели корректируется и выполняется моделирование. В результате моделирования уточняются времена выполнения системных функций КСА (системы), их соответствие заданным (допустимым), и задержки в МОДУЛЯХ. Затем системная модель верифицируется, включается в ТЗ, в составе которого выдается ЦПК.
В ПРОЦЕССАХ, определенных в МОДУЛЯХ SystemC-модели, моделируется время выполнения алгоритмов соответствующих частей системной функции - задержек, входящих в общее время выполнения системных функций. В соответствии со стилем блочного проектирования задержка должна быть выражена в форме, коррелированной с параметрами быстродействия ІР-блоков. Анализ характеристик зарубежных ІР-блоков и отечественных СФ-блоков [5,28] показывает, что обычно в числе характеристик их быстродействия указываются: - производительность для процессорных ІР-блоков (млн.оп/с с плавающей или фиксированной точкой); - пропускная способность (производительность) для периферийных IP-блоков (байт/с); - тактовая частота (Гц) - для интерфейсных ІР-блоков. Ниже изложены методы определения задержек в ПРОЦЕССАХ для случаев, когда алгоритмы функционирования моделируемых устройств представлены в явной аналитической форме -аналитический метод, и в общей описательной (вербальной) форме - метод учета производительности СФ-блоков[31].
Методы теории алгоритмов позволяют сравнивать алгоритмы времени их выполнения на основе функции трудоемкости [31]. При этом под трудоемкостью алгоритма для данной конкретной проблемы понимается количество «элементарных» операций, задаваемых алгоритмом в принятой модели вычислений.
Обычно используется модель обобщенной однопроцессорной машины с произвольным доступом к памяти (RAM). В этой модели все команды процессора выполняются последовательно; одновременно выполняемые команды отсутствуют.
Модель сетевого коммутатора
Тест 1 проверяет на потоке кадров 1000 Мбит/сек модель 8-ми портового коммутатора с 16-ти разрядной памятью DDR с тактовой частотой 1000 МГц (величина обратная этой частоте составляет 1 не) и латентностью CL=4 такта. Потери кадров отсутствуют. Увеличение параметра памяти обратного частоте до 4 не (тактовая частота - 250 МГц), тесты 3 и 4, привело к образованию потерь на 1 и 5 блоках. Увеличение разрядности памяти с 16 бит до 32, тест 5, позволило ликвидировать потери, однако дальнейшее снижение быстродействия памяти в 6-ом тесте до 200 МГц опять привело к их образованию.
Коммутация на меньшей канальной скорости менее требовательна к подсистеме памяти коммутатора, о чем свидетельствует тест №7. При тех же параметрах памяти, что и 6-ом тесте на скорости 100 Мбит/сек потери отсутствуют.
В результате тестирования, тесты 7,9, установлены параметры, при которых появляются потери на скорости 100 Мбит/сек и 10 Мбит/сек.
Модель разработана по заказу ФГУП «НИИ вычислительных комплексов им. М.А. Карцева» (проект В-64, 2009г.) и предназначена для разработки проекта СБИС СнК, реализующей тракт первичной цифровой обработки электрического сигнала (ЦОС), представленного в виде массива десятичных цифровых значений - отсчетов.
Модель состоит из МОДУЛЕЙ «Бих», «Синтез», «Селектор» и «БПФ», представляющих функциональность алгоритмов этапов ЦОС.
В модели принят метод формирования входных воздействий, по которому определяется класс SystemC с именем Step, инкапсулирующий все параметры временных и функциональных соотношений обработки в модели одного цифрового отсчета сигнала. Экземпляры класса Step передаются от МОДУЛЯ к МОДУЛЮ по КАНАЛАМ типа sc_fifo T и представляет транзакцию, которая последовательно обрабатывается всеми МОДУЛЯМИ модели.
К модели подключена программа-анализатор[59], с помощью которой могут быть определены типы и количество элементарных операций в алгоритмах ЦОС, необходимые для моделирования аналитическим методом (п.3.4.1) времен выполнения алгоритмов.
В конфигурационном файле формируются настроечные значения параметров, определяющих режим работы МОДУЛЕЙ и модели в целом.
Работа модели начинается со считывания настроек из МОДУЛЕЙ и модели из конфигурационного файла. Затем МОДУЛЬ «Генератор» формирует объект транзакции - экземпляр класса Step, в котором предусмотрены поля для инкапсуляции очередного значения цифрового отсчёта из файла входных воздействий, значений настроечных параметров и результатов обработки в МОДУЛЕ, и передает его МОДУЛЮ «Бих». В МОДУЛЕ «Бих» моделируется время выполнения алгоритма цифрового полосового фильтра БИХ и записывается в соответствующее поле результатов обработки экземпляра класса Step, который передается по КАНАЛУ sc_fifo МОДУЛЮ «Синтез». После последовательной обработки всеми МОДУЛЯМИ экземпляров класса Step, содержащих значения всех цифровых отсчётов из файла входных воздействий, в файле для хранения результатов моделирования будут помещены в виде цифровых массивов частотный, фазовый и комплексный спектры сигнала. Верификация модели выполнена по технологии моделирования на уровне транзакций, как это описано гл. 4 диссертации.
SystemC-модели многозадачного вычислительного комплекса, неблокирующего коммутатора сетевой технологии Ethernet и базового модуля первичной цифровой обработки (ЦОС) радиолокационного сигнала созданы по разработанной в диссертации методологии по заказам ФГУП «НИИ автоматической аппаратуры им. академика В. С. Семенихина» и ФГУП «НИИ вычислительных комплексов им. М.А. Карцева» под руководством и при непосредственном участии автора Модели приняты заказчиками и используются в практической работе.
