Содержание к диссертации
Введение
Глава 1. Современный уровень и перспективы развития цифровых последовательных интерфейсов
1.1 Основные группы ЦПИ и области их применения 9
1.2 Перспективы развития ЦПИ 12
1.3 Проблемы проектирования ЦПИ 14
1.3.1 Ограничения интерфейсов 14
1.3.2 Кабельные эффекты 15
1.4 Выводы к Главе 1 20
Глава 2. Формирование и регистрация сигналов в кабеле
2.1 Моделирование сигналов в кабеле 21
2.2 Эквалайзеры - электронные средства компенсации искажений сигналов в кабеле 27
2.2.1 Эквалайзеры в системах связи с непрерывным однонаправленным потоком информации 28
2.2.2 Эквалайзеры в системе связи с двунаправленной пакетной передачей информации 30
2.3 Элементы защиты от ЭСР 36
2.3.1 Расчет стандартного элемента защиты от электростатических разрядов 38
2.3.2 Расчёт входной ёмкости 42
2.3.3 Расчет стандартного элемента защиты от ESD с учётом влияния паразитных биполярных транзисторов 43
2.3.4 Расчет нового элемента защиты от ESD с помощью разработанной методики моделирования 49
2.3.5 Топологические чертежи 52
2.4 Выводы к Главе 2 53
Глава 3. Помехоустойчивая цифровая обработка высокочастотных сигналов в ЦПИ 3.1 Блок CDR 55
3.2 Блоки синхронизации 58
3.2.1 Блок инициализации (начальных установок) схем синхронизации... 58
3.2.2 ФАПЧ с генератором, управляемым цифровым кодом 59
3.2.2.1 Кольцевой генератор, управляемый цифровым кодом (ГУК), с многофазным выходом 60
3.2.2.2 Частотный детектор 65
3.2.2.3 Апериодический цифровой частотно-фазовый детектор 66
3.2.2.4 Цифровой фильтр и цифровой интегратор с ограничением 69
3.2.2.5 Детектор знака разности фаз для демпфирования колебаний ФАПЧ 70
3.2.2.6 Метод управления синхрогенератором с ФАПЧ с помощью двух независимых контуров управления и блока выбора режима 72
3.2.2.7 Конструктив (топология) синхрогенератора с ФАПЧ 74
3.3 Методика функциональной и параметрической верификации
высокочастотных аналоговых и аналого-цифровых блоков 75
3.4 Выводы к Главе 3 80
Глава 4. Аттестация и контроль микросхем ЦПИ
4.1 Этапы проектирования и подготовки производства 81
4.1.1 Основные этапы проектирования 81
4.2 Встроенные средства контроля 82
4.3 Метод аттестационных спутников 83
4.4 Выводы к Главе 4 88
Глава 5. Практическая реализация микросхем ЦПИ
5.1 USB Кабельный повторитель 89
5.2 Трансмиттерный эквалайзер для DVI передатчика 91
5.3 Ресиверный эквалайзер DVI приемника 99
5.4 Выводы к Главе 5 103
Заключение 104
Литература
- Проблемы проектирования ЦПИ
- Расчет стандартного элемента защиты от электростатических разрядов
- Кольцевой генератор, управляемый цифровым кодом (ГУК), с многофазным выходом
- Встроенные средства контроля
Введение к работе
Актуальность проблемы
Подавляющее большинство современных цифровых устройств взаимодействуют между собой посредством последовательных кабельных интерфейсов. Цифровые последовательные интерфейсы (ЦПИ) обеспечивают скорости передачи информации более ЮОГбит в секунду. Развитие цифровых технологий постоянно увеличивает как объемы передаваемой информации, так и возможности систем связи. ЦПИ превращаются из отдельных микросхем в блоки сложных микросистем, занимающие лишь несколько процентов площади на кристалле ультра-БИС. Наличие ЦПИ увеличивает стоимость кристалла микросистемы также лишь на несколько процентов. При проектировании микросистемы основные затраты, связанные с использованием ЦПИ, приходятся на этапы разработки, контроля и организации применения изделий.
Методика проектирования интегральных микросистем предполагает использование разработанных заранее универсальных блоков, в том числе и блоков ЦПИ. Требования универсальности и совместимости блоков ЦПИ с другими частями микросистемы существенно меняет и маршрут проектирования. Блоки микросистемы должны обладать высокой помехоустойчивостью, синхронизироваться с другими блоками, занимать на кристалле минимальную площадь, задействовать минимальное число выводов корпуса, легко адаптироваться к изменениям технологии при переносе на другую фабрику. Почти все эти требования могут быть достигнуты путем замены аналоговых узлов на цифровые. Однако возможности такой замены очень ограничены и до конца не исследованы.
Значительную часть стоимости микросхемы составляют затраты на проведение операций аттестации и контроля. Повышение быстродействия ЦПИ до уровня гигагерц создает непреодолимые трудности для проведения контроля с применением только внешней контрольно-измерительной аппаратуры. Интегрированные в микросистему средства контроля являются
единственным экономически целесообразным направлением развития методики контроля ЦПИ.
Увеличение пропускной способности интерфейсов неизбежно приводит и к расширению полосы частот сигналов, передаваемых по кабелю. Искажения широкополосных сигналов в кабеле и соединительных цепях ведут к повышению требований к параметрам кабеля, увеличению его стоимости и сокращению дальности связи. Компенсация кабельных эффектов дешевыми электронными средствами является приоритетной задачей развития ЦПИ. Известные решения основаны на применении инерционных аналоговых фильтров и используются в ЦПИ с однонаправленным непрерывным потоком данных. Для ЦПИ с двунаправленной пакетной передачей информации проблема компенсации кабельных эффектов пока не решена.
Тема диссертации, посвященная развитию схемотехники цифровых последовательных интерфейсов в составе интегральных микросистем, является важной и актуальной.
Цели и задачи диссертации
Целью диссертационной работы является разработка методов проектирования блоков цифровых последовательных интерфейсов в составе интегральных микросистем, обладающих свойствами совместимости в микросистеме, контролепригодности и компенсации кабельных эффектов электронными средствами.
Для достижения поставленной цели в диссертации решены следующие задачи:
Проведен анализ известных технических решений и современных методов проектирования цифровых последовательных интерфейсов и микросистем.
Предложен комплекс новых технических решений на основе цифровой схемотехники, повышающих помехоустойчивость ЦПИ и совместимость в микросистеме.
Разработана методика ускоренной адаптации и функциональной верификации аналоговых блоков при переводе на новые технологии.
Предложена концепция одновременного проектирования двух кристаллов: рабочей микросистемы, а также аттестационного спутника, предназначенного только для создания нестандартного стенда функционального контроля этой микросистемы.
Разработаны функциональные и электрические схемы новых блоков электронной компенсации кабельных эффектов. Предложена структура регенератора кабельных сигналов, использующая новые технические решения.
Выполнена патентная защита новых технических решений.
Эффективность предложенных методов проектирования и новых технических решений показана на примерах разработки реальных проектов.
Научная новизна полученных результатов
Предложена новая методика адаптации аналоговых блоков к изменению технологии, включающая масштабное преобразование топологии, функциональную верификацию схемы путем моделирования с учетом паразитных емкостей и сопротивлений физической структуры БИС.
Новая концепция проектирования аттестационного спутника одновременно с рабочим кристаллом микросистемы решает сложную задачу аттестации и функционального контроля БИС, включающих гигабитные ЦПИ.
Разработаны функциональные и электрические схемы новых безинерционных эквалайзеров широкополосных сигналов. Схемы трансмиттерного и ресиверного эквалайзеров построены на основе цифровой схемотехники и предназначены для компенсации кабельных эффектов в ЦПИ с двунаправленной пакетной передачей информации.
Разработана новая схема устройства синхронизации потока входных данных, построенная только на цифровых элементах и обеспечивающая помехоустойчивую обработку широкополосных импульсных сигналов.
Практическая значимость результатов работы
1. Разработаны рекомендации по уменьшению искажений аналоговых
сигналов в высокочастотных БИС конструктивно-схемотехническими
средствами на основе исследований тестовых кристаллов и моделей аналого-цифровых устройств.
Технические решения, полученные в диссертации, обеспечили создание ряда изделий электронной техники с параметрами на уровне мировых достижений. Результаты практических разработок отражены в Актах внедрения.
Патенты и заявки на изобретения обеспечивают патентную защиту новых изделий электронной техники.
Результаты диссертации используются в учебной программе по курсу "Схемотехническое проектирование микроэлектронных устройств" в Московском Государственном техническом университете имени Н. Э. Баумана.
Реализация результатов работы
Основные результаты диссертации в полном объеме использованы в ООО
"Юник Ай Сиз", г. Москва, при выполнении ОКР по разработке трех новых
изделий электронной техники. Основные принципы работы ЦПИ включены в
учебный план по курсу "Схемотехническое проектирование
микроэлектронных устройств" в МГТУ им. Н.Э. Баумана.
Эффективность предложенных технических решений подтверждена при их внедрении в новые изделия электронной техники, разработанные в ООО "Юник Ай Сиз":
а) Приемопередатчик универсальной последовательной шины для связи
между компьютером и периферийными устройствами (USB версии 2.0);
б) Передатчик видеоданных стандарта DVI (Digital Visual Interface);
в) Активный кабельный повторитель для интерфейсов версии USB 1.1.
Положения, выносимые на защиту
1. Многократное сокращение времени расчетов для высокочастотных (>200 МГц) аналоговых блоков при сохранении точности вычислений достигается использованием интегрированных R-C эквивалентов проводников в модели аналогового блока. Определены требования к САПР БИС, автоматически
синтезирующей модель блока, включающую R-C эквиваленты. Требования реализованы в САПР AVOCAD.
Для сокращения затрат на подготовку производства высокочастотных микросхем требуется создание БИС аттестационного спутника, включающего специализированные контрольные блоки для полноценного функционального контроля создаваемой микросистемы.
Искажения сигналов на входах БИС уменьшаются при использовании новых элементов защиты от электростатических разрядов с уменьшенной электрической емкостью мощных ключевых транзисторов. Уменьшение размеров и емкости ключевых транзисторов в два раза, при сохранении их сопротивления, достигается введением схемы управления, открывающей одновременно два ключа (к шинам питания и заземления) при любом направлении разрядного тока.
Новые схемы трансмиттерного и ресиверного эквалайзеров, не использующие аналоговых фильтров, обеспечивают компенсацию искажений широкополосных сигналов в линиях связи, характерных для интерфейсов с двунаправленной пакетной передачей информации.
Проблемы проектирования ЦПИ
В современной электронике наблюдается конкуренция беспроводных и кабельных интерфейсов. Снижение цен на электронные устройства привело к тому, что беспроводные интерфейсы стали дешевле кабельных. Однако они уступают кабельным по пропускной способности примерно в 10 раз. Есть все основания считать, что такое соотношение пропускной способности интерфейсов сохранится и в обозримом будущем. Следует отметить, что беспроводные интерфейсы слабо защищены от несанкционированного доступа. В современных условиях кабельные системы связи незаменимы для взаимодействия компьютеров между собой и с периферийными устройствами.
Современные микросхемы превратились в сложные микросистемы. Электронная часть интерфейсов занимает лишь несколько процентов от общей площади кристалла и существенно не влияет на конечную стоимость устройства. В этих условиях стоимость кабельного канала связи определяется стоимостью кабеля. Важнейшее ограничение на применение кабельных интерфейсов в мобильной аппаратуре - это вес и габариты кабеля. К сожалению, снижение веса, габаритов и стоимости кабеля на основе медной витой пары требует уменьшения его сечения, что отрицательно сказывается на качестве передаваемых сигналов.
Ключевой вопрос развития цифровых кабельных интерфейсов - это возможность организации высокоскоростной и достоверной передачи информации по дешевому кабелю малого сечения. Простейшая эквивалентная схема витой пары Электрические свойства витой пары полностью характеризуются ее первичными параметрами: сопротивлением - R и индуктивностью - L проводников, емкостью между проводниками - С, проводимостью изоляции - G. Параметры L и С определяют реактивность витой пары как направляющей системы и, следовательно, ее частотные свойства. Конкретные значения первичных параметров зависят от конструкции кабеля и, в частности, от геометрии отдельных его компонентов, их взаимного расположения, материала проводников, изоляции, внешних покровов и т.д.
Конструктивно витая пара представляет собой два проводника, отделенных друг от друга слоем твердой изоляции и воздушным промежутком. Электрическая емкость между проводниками витой пары ограничивает ширину полосы пропускания кабеля и приводит к искажениям высокочастотной части спектра передаваемого сигнала.
Величина емкости очень слабо зависит от частоты. Однако из-за особенностей методов, применяемых в процессе ее определения, при указании величины емкости часто указывается значение частоты сигнала, на которой проводятся измерения. По стандарту ТІА/ЕІА-568-В [1.13-1.15] для кабелей категории 3 на длине 100м емкость не должна превышать б.бнФ, а для кабелей категории 4 и 5 - 5.6нФ.
Активное сопротивление зависит от материала провода, его длины и сечения, а также температуры. Проводники витых пар, применяемых в системах кабельной связи, изготавливаются из меди, обладающей низким удельным сопротивлением. Согласно требованиям стандарта ТІА/ЕІА-568-В .Частотная зависимость первичных параметров электрического кабеля
Для минимизации вредного влияния скин-эффекта проводники витых пар выполняются в виде монолитного провода, а не скрученным из нескольких тонких проводов. Применение проводников из нескольких тонких проводов используется только в тех случаях, когда обязательно требуется в первую очередь высокая гибкость и устойчивость к многократным изгибам, а повышенное затухание сказывается не столь сильно из-за небольшой общей длины.
По мере увеличения частоты за счет поверхностного эффекта происходит уменьшение индуктивности.
Результирующая проводимость изоляции витой пары может быть записана в виде суммы двух составляющих : G = Go + Gf, где Go учитывает токи утечки, связанные с несовершенством диэлектрика, a Gf учитывает затраты энергии на диэлектрическую поляризацию.
Типовым изоляционным материалом для кабелей категории 3 является поливинилхлорид, содержащий большое число диполей атомов хлора. В кабелях категории 5 в качестве изоляции обычно применяется полиэтилен или тефлон, рассеяние энергии в которых значительно меньше.
Вторичные параметры витой пары рассчитываются на основе первичных или определяются экспериментально. Вторичные параметры нормируются в технических условиях на витую пару и позволяют простыми средствами выполнить инженерный расчет линий связи, построенных на основе симметричного кабеля, и оценить их пригодность для передачи сигналов тех или иных приложений.
Волновое сопротивление, или импеданс [1.16], - это сопротивление, которое встречает электромагнитная волна при распространении вдоль любой однородной направляющей системы, в том числе и витой пары. Волновое сопротивление связано с первичными параметрами следующим простым соотношением [1.17]: zsl\R±Jk (i.i) \G + jcoC v В общем случае волновое сопротивление является комплексной величиной, его модуль падает по мере роста частоты и на высоких частотах стремится к фиксированному активному сопротивлению: ilMJi (1.2)
Кабели на витых парах на звуковых частотах, то есть при передаче телефонных сигналов, имеют волновое сопротивление около 6000м, по мере увеличения частоты оно быстро падает и на частотах свыше 1МГц вплоть до верхней граничной частоты конкретного кабеля не должно отличаться от ЮООм более чем на ± 15%.
Затухание принято оценивать в децибелах как разность между уровнями сигналов на выходе передатчика и входе приемника. Принято различать собственное и рабочее затухание кабеля. Под собственным затуханием кабеля понимается затухание при работе в идеальных условиях.
Расчет стандартного элемента защиты от электростатических разрядов
На рис. 2.14 представлен библиотечный элемент защиты входной/выходной площадки на основе комплементарной пары с допустимым потенциалом электростатического разряда 2000 В [2.11]. Допустимым потенциалом ESD считается напряжение второй ступени предшествующей отказу. Затворы, подложки и истоки N-МОП и Р-МОП связанны с шинами земли (gnd!) и питания (vcc!) соответственно.
Стандартная схема защиты входных/выходных контактных площадок от ESD Устройство наиболее уязвимо при подаче отрицательного разрядного напряжения на контактную площадку Р при оборванной шине земли (ND-режим) и положительного разрядного напряжения при оборванной шине питания (PS-режим). В ND-режиме разрядный ток сначала потечет через схему защиты от контактной площадки к шине земли, а затем через общую защитную схему к шине питания. В PS-режиме разрядный ток сначала потечет через схему защиты от контактной площадки к шине питания, а затем через общую защитную схему к шине земли. Поэтому наиболее важно в первую очередь обеспечить защиту именно для PS- и ND- режимов, как наихудших случаев.
Расчет стандартного элемента защиты от электростатических разрядов Технологические правила субмикронной КМОП-технологии на 0.25 мкм [2.12] устанавливают напряжения пробоя затворов транзисторов Vp = 7 В. Рассмотрим четыре варианта возникновения ESD между контактной площадкой входного/выходного сигнала и контактной площадкой одной из шин питания [2.13]: PS, NS, PD, ND.
1) PS - шина gnd! заземлена, vcc! не подключена, на вход подается положительный разряд 2 кВ. Р-МОП транзистор откроется благодаря положительному разрядному напряжению на контактной площадке. Разрядный ток потечёт от контактной площадки к шине питания, а затем через общие защитные элементы между шинами питания (power_protection) Существует возможность модифицировать элемент защиты с помощью использования изолирующих переходов, которые образуют в структуре паразитные элементы. Биполярные транзисторы Q1 и Q3 являются паразитными латеральными транзисторами Р-МОП и N-МОП, a Q2 -подложечный паразитный транзистор Р-МОП. Лавинные генерации носителей в области большого электрического поля в области стока приводят к значительному дырочному току подложки. Падение напряжения на сопротивлении подложки R, обеспечиваемое этим током, увеличивает локальный потенциал подложки и открывает тем самым переход исток -подложка. Носители, инжектированные истоком в подложку, собираются стоком, таким образом, формируется паразитный латеральный биполярный транзистор, в котором эмиттером является исток, базой - подложка, а коллектором - сток.
Предложенные модели латеральных транзисторов содержат параметры, полученные с помощью измерения тестовых структур МОП-транзисторов (коэффициент передачи, сопротивление базы), ёмкости и масштабные токи даны в модели МОП-транзисторов. Модель подложечного PNP-биполярного транзистора предоставлена фабрикой.
Схема и структура стандартного элемента, с учётом паразитных элементов представлена на рис. 2.25, 2.26. vcc! Q1 " Результаты моделирования работы стандартного элемента, с учётом влияния паразитных элементов для четырёх режимов возникновения ESD (рис. 2.27 а-г). (а)
Результаты моделирования демонстрируют, что уменьшение ширины транзисторов в 2 раза не приводит к изменению предельно допустимого потенциала электростатического разряда, величина которого по прежнему 2000 В. Для оценки величины ёмкости исследуется зависимость тока во время переключения от частоты сигнала (рис. 2.31).
Зависимость входного тока от частоты (пунктирная линия - стандартный элемент, сплошная линия- стандартный элемент с вдвое меньшей шириной транзисторов)
Согласно формуле (2.2) с учётом значений f и I , полученных из зависимости (рис. 2.31) значение ёмкости для стандартного элемента с вдвое меньшей шириной транзисторов С = 0.09 пФ.
Площадь стандартного элемента защиты на кристалле равнялась 1518 мкм2 , а площадь элемента с вдвое меньшей шиной транзисторов -924 мкм2.
Расчет нового элемента защиты от ESD с помощью разработанной методики моделирования Система защиты включает входные/выходные элементы и общие элементы защиты (power protection), которые также занимают значительную площадь на кристалле. Существует возможность уменьшения площади общих элементов защиты в 2 раза за счёт новой конфигурации входных элементов защиты, которые позволяют пропускать разрядный ток одновременно через N- и Р-МОП транзисторы.
Рассмотрим работу схемы в PS-режиме. Положительный, по отношению к потенциалу земли, ESD подаётся на контактную площадку. Стрессовый ток потечёт через подложку транзистора Ml к шине vcc! Транзистор Ml специально делается достаточно большим для обеспечения протекания тока большой величины и высокого уровня защиты от ESD. Транзистор МЗ имеет малую площадь, он обеспечивает открытие большого транзистора М2. Таким образом, происходит разделение тока на две одинаковые составляющие через Ml и М2. Через защиту площадок питания будет протекать только половина стрессового тока и, следовательно, их площадь можно будет уменьшить вдвое.
Кольцевой генератор, управляемый цифровым кодом (ГУК), с многофазным выходом
Блок инициализации (начальных установок) схем синхронизации Для корректной работы цифровых блоков синхрогенератора на основе ФАПЧ, схем восстановления синхросигнала из входного потока данных, адаптивных драйверов и других цифровых блоков в микросистеме необходимо предусмотреть сигнал установки в начальный момент времени (при включении питания) [3.5].
Схема инициализации располагается отдельным блоком в микросистеме. Схема инициализации может быть объединена с генератором опорной частоты для ЦФАПЧ и всех блоков в микросистеме, тогда сигнал начальной установки появляется при нарастании напряжения питания (при включении схемы), и сбрасывается по начальному импульсу опорного сигнала (рис 3.4).
Сигнал начальной установки в активном уровне блокирует несанкционированный синхросигнал. Пороговое устройство на выходе опорного генератора срабатывает (снимает сигнал начальной установки и подает опорный сигнал на ЦФАПЧ) только через несколько микросекунд после того, как на опорном кварцевом генераторе появилось напряжение питания. Таким образом, синхроимпульсы начинают поступать на входы тактируемых элементов после того, как завершилась начальная установка.
Схема инициализации прежде всего нужна для элементов с памятью (триггеров), входящих в состав частотно-фазового детектора, реверсивного счетчика, детектора знака разности фаз и делителя. Сигнал начальной установки нужен и для всех других триггерных блоков. ФАПЧ с генератором, управляемым цифровым кодом.
Для частот, лежащих в диапазоне от 100 до 1000 МГц, в диссертации предложена новая структура синхрогенератора с цифровой ФАПЧ, основанной на высокочастотном генераторе, управляемом цифровым кодом (ГУК). Структурная схема цифровой ФАПЧ с управляемым генератором, цифровым интегратором и двумя контурами управления приведена на рис. 3.5.
Синхрогенератор с ЦФАПЧ с двумя независимыми контурами
Приведенное техническое решение для синхрогенератора с цифровой ФАПЧ является оригинальным и заявлено на получение патента РФ на изобретение. Основным отличием предлагаемой системы синхрогенератора является то, что период колебаний высокочастотного генератора изменяется непосредственно цифровым кодом, хранящимся в реверсивном счетчике и реверсивном регистре. Такой кольцевой управляемый генератор построен на схемах с коммутируемыми переменными конденсаторами и имеет многофазный выход.
Идея этой системы состоит в том, чтобы использовать два контура подстройки: грубый - двоичным кодом, и точный - температурным кодом, задействуя два детектора: частотный и частотно-фазовый. Введенный в синхрогенератор контур точного управления решает проблему слишком резкого изменения суммарной емкости в установившемся режиме, в результате выходная частота изменяется плавно, без скачков.
Принцип построения генераторов, управляемых цифровым кодом, основывается на объединении в кольцо цепочки инверторов, переключаемых мультиплексорами. Их построение описано в литературе [3.6]. Выбор конструкции генератора, управляемого цифровым кодом, определяется величиной минимального дискрета, с которым изменяется частота колебаний. У генератора, в основе которого лежит цепочка инверторов с мультиплексорами, минимальная величина этого дискрета не может быть меньше задержки одного инвертора в цепочке. При построении же генератора на основе переключаемых конденсаторов минимальной величиной дискрета можно управлять, изменяя параметры конденсаторов. Частоту колебаний генератора можно изменять с более мелким шагом. Это повышает точность его перестройки.
Встроенные средства контроля
Основные этапы проектирования Можно выделить три основных этапа проектирования микросистем [4.1]: а) Системное (архитектурное) проектирование и системная верификация. б) Функциональное проектирование и функциональная верификация. в) Физическое проектирование и физическая верификация.
При проектировании функционально однородных БИС этапы а) и б) обычно совмещены и выполняются одной группой разработчиков. Для микросистем этап а) может выполняться отдельной группой с привлечением специалистов смежных областей и разработчиков ІР-блоков. IP-блоки нельзя использовать как "черные ящики". Целью этапа системного проектирования является спецификация проекта, его декомпозиция и создание исполняемой системной модели на языке высокого уровня (C++, Систем С).
Функциональное проектирование требует создания исполняемой модели на языках проектирования аппаратуры VHDL/Verilog. В ряде случаев для описания цифровых блоков можно использовать автоматические компиляторы. Для аналоговых и радиотехнических блоков таких компиляторов пока нет. Описание аналоговых блоков выполняется на языках VHDL-AMS или Verilog-A. Далее используется совместное программно-аппаратное проектирование с применением Verilog-моделей и макетов системы.
Физическое проектирование - это не только разработка топологии кристалла, но и моделирование паразитных эффектов: электромагнитных, тепловых, электрофизических. На этапе физического проектирования осуществляется коррекция функциональной схемы и топологии кристалла СНК с целью обеспечить надежное функционирование, реализуемость проекта в выбранной технологии и безотказную эксплуатацию изделий. Физическое проектирование включает выбор корпуса БИС и моделирование сигналов с учетом реактивных параметров выводов корпуса. Физическое проектирование выполняется одновременно функционального описания проекта. корректировкой Встроенные средства контроля 1. В схемах передачи информации эффективны методы кодовой защиты и выявления дефектов. Помехоустойчивые избыточные коды позволяют выявлять и локализовывать дефекты (например, код Хемминга). 2. Встроенный мультиплексор (рис. 4.1). Для управления встроенным мультиплексором необходимы только три контактные площадки: установка, тактовый вход и выход. Метод применяется для комбинационных схем. Мультиплексор позволяет проверить состояния практически любого числа внутренних точек, а также наблюдать временную диаграмму в контролируемых точках. Основной его недостаток - излишек дополнительных элементов БИС. Схема тестирования БИС с помощью мультиплексора 3. Сквозной сдвиговый регистр.
Если в структуре микросистемы присутствуют буферные регистры или сама функциональная схема построена с использованием большого числа триггеров, то добавлением небольшого числа элементов можно преобразовать управление режимом работы триггеров и объединить необходимое их число в сквозной сдвиговый регистр. Для управления сквозным регистром также требуется только три площадки: тактовый вход, вход установки режима, вход или выход данных. С помощью сквозного регистра можно не только контролировать состояния внутренних триггеров БИС, но и задавать эти состояния, загружая извне информацию в регистр. Метод регистра не позволяет просматривать временную диаграмму внутренних блоков. Однако в конвейерных схемах можно обойтись без этой операции контроля. 4. Встроенный анализатор.
Встроенная система анализа состояний включает: - генератор кодовой последовательности (это может быть обычный счетчик и регистр с обратными связями (генератор ПСП)); - испытуемую схему; - сигнатурный анализатор.
Анализатором может служить такой же счетчик, который считает число единиц или переходов 0— 1. Часто в качестве анализатора используется регистр с обратными связями (аналогичный генератору ПСП). При наличии встроенного анализатора контроль его состояний проводится не на каждом такте, а лишь один раз для каждого режима контроля ИМС. Все средства встроенного контроля допускают их одновременное использование. усложняются процессы аттестации проектов и производственного контроля изделий. Задержки логических элементов уменьшились до единиц пикосекунд, а тактовые частоты цифровых устройств возросли до нескольких гигагерц. Интерфейсы связи между микросхемами также работают уже с гигагерцовыми частотами сигналов. Разработки новых БИС опережают развитие контрольно — измерительной аппаратуры.
