Содержание к диссертации
Введение
Глава 1. Современное состояние и перспективы развития энергонезависимой памяти 13
1.1 Классификация и обзор видов п/п памяти 13
1.2 Принцип работы эсрпзу 16
1.3 Различия между эсппзу и флэш-памятью и их основные характеристики 18
1.4 Тенденции развития энергонезависимой памяти 22
1.5 Обзор современных ведущих фирм, специализирующихся на проектировании и изготовлении эсппзу и флэш-памяти 27
1.6 Области применения эсппзу с одним уровнем поликремния 32
1.7 Выводы по первой главе 35
Постановка задачи 40
Глава 2. Методика проектирования ячейки эсппзу на основе традиционной кмоп-технологии 41
2.1. Анализ конструктивно-технологических принципов реализации ячеек эсппзу на базе кмоп-технологии 41
2.2. Анализ технологического базиса 49
2.3. Способ формирования и конструкция ячейки памяти 51
2.4. Режимы работы ячейки памяти 54
2.5. Методика проектирования ячейки эсппзу 58
2.6. Выводы по второй главе 61
Глава 3. Анализ и характеризация ячеек эсппзу с плавающим затвором в кмоп-технологии с проектными нормами 0,18 мкм и одним уровнем поликремния 62
3.1 Зависимость порогового напряжения от длительности и амплитуды импульса записи/стирания 63
3.2 Зависимость порогового напряжения от количества циклов перезаписи 69
3.3 Методика определения и расчет времени хранения 71
3.4 Сравнение характеристик разработанных ячеек с зарубежными аналогами 83
3.5 Выводы по третьей главе 83
Глава 4. Схемотехнические методы построения встроенного эсппзу на основе традиционной кмоп технологии и практическое применение 85
4.1 Схемотехнические методы, обеспечивающие использование повышенного напряжения питания в схеме 85
4.1.1. Метод преобразования на основе защитных транзисторов 86
4.1.2. Метод зарядовой накачки 96
4.2 Способы построения усилителя считывания 103
4.3 Цифровой последовательный однопроводнои интерфейс передачи данных 107
4.4 Схемотехнические решения r-триггера, d-триггера и сдвигового регистра с эсппзу 111
4.5 Практическое применение результатов при разработке микросхем с встроенным эсппзу 117
4.6 Выводы по четвертой главе 122
Заключение 125
Список сокращений 128
Список литературы
- Различия между эсппзу и флэш-памятью и их основные характеристики
- Анализ технологического базиса
- Зависимость порогового напряжения от количества циклов перезаписи
- Цифровой последовательный однопроводнои интерфейс передачи данных
Различия между эсппзу и флэш-памятью и их основные характеристики
П/п память - неотъемлемый компонент современных микроэлектронных устройств, таких как, например, СНК [14], микроконтроллеры [15], смарт-карты [16,17], идентификационные чипы [18,19] и многие др. Основная функция памяти - запоминание и хранение данных. П/п память подразделяется на энергозависимую (Volatile), теряющую данные после выключения источника питания, или ОЗУ (RAM) [20], которое бывает статическое (SRAM) или динамическое (DRAM), и энергонезависимую (Non-volatile), сохраняющую данные в течение длительного периода времени при выключенном источнике питания. Энергонезависимая память бывает однократно программируемой или многократно программируемой (рис. 1.1).
Однократно программируемая память или ПЗУ (ROM) подразделяется на масочное ПЗУ и ППЗУ. В масочном ПЗУ (mask ROM) [21] программирование происходит на этапе производства кристалла посредством фотошаблонов или масок. После программирования пользователь не имеет возможности изменить содержимое масочного ПЗУ. ППЗУ (Программируемое или однократно «прошиваемое» пользователем ПЗУ, PROM) [22] дает возможность производителю или потребителю однократно запрограммировать изделие после его производства. ППЗУ бывает двух типов. Первый тип - пережигаемая перемычка (fuse), которая в начальном состоянии обладает проводимостью, а в запрограммированном - нет. Перемычка обычно выполнена в верхнем слое металла в форме песочных часов. Второй тип - пробиваемая перемычка (antifuse), которая, наоборот, в начальном состоянии не обладает проводимостью, а в запрограммированном состоянии - обладает. Может быть выполнена на основе конденсатора,
Классификация видов п/п памяти Многократно программируемая или репрограммируемая энергонезависимая память (РПЗУ) программируется электрически. В зависимости от способа стирания подразделяется на стираемую УФ излучением (УФРПЗУ) и электрическими сигналами (ЭСРПЗУ). УФРПЗУ (EPROM) [23] стирается путем облучения микросхемы УФ излучением через специальное окошко, что является его существенным недостатком, затрудняющим эксплуатацию. На рубеже 90-х годов доминирующие тогда PROM и EPROM были вытеснены таким видом памяти, как ЭСППЗУ (Электрически Стираемое Программируемое ПЗУ, EEPROM или Е PROM) [24]. ЭСППЗУ - это энергонезависимая память, которая может быть многократно перепрограммирована электрическим способом, например, посредством большого электрического поля. Такое важное свойство, как многократность программирования (обычно 10-10 раз), в сочетании с длительным временем хранения данных (не менее 10 лет) обусловили высокую популярность ЭСППЗУ среди потребителей. К тому же типовые напряжения записи/стирания ЭСППЗУ ±12 В всегда доступны на промышленно-выпускаемых печатных платах. ЭСППЗУ было очень популярно в течение 10 лет, пока не появилась флэш-память [25]. Флэш-память (flash-memory) - разновидность ЭСППЗУ большего объема, с более быстрыми операциями записи/стирания и пониженным энергопотреблением, в которой запись и стирание производятся большими блоками данных (отсюда название flash - вспышка по англ.).
По физическому принципу хранения данных многократно программируемая память подразделяется на несколько видов. Память, использующая для хранения данных электрический заряд, бывает с плавающим затвором, в которой средой для его хранения является слой проводника или полупроводника, или с захватом заряда МНОП (Металл-Нитрид-Оксид-Полупроводник, MNOS) или КНОП (Кремний-Нитрид-Оксид-Полупроводник, SNOS), а также МОНОП (Металл-Оксид-Нитрид-Оксид-Полупроводник, MONOS) или КОНОП (Кремний-Оксид-Нитрид-Оксид-Полупроводник, SONOS) [26], в которых в качестве среды для хранения заряда используется изолирующий слой нитрида кремния Si3N.4. Сегнетоэлектрическая или ферроэлектрическая память (FRAM) [27] по своему устройству схожа с ДОЗУ (ячейка памяти - это пара «транзистор-конденсатор»). Однако в качестве диэлектрика в ячейке FRAM используется сегнетоэлектрический материал. Когда к обкладкам конденсатора приложено постоянное напряжение, сегнетоэлектрик поляризуется очень быстро (около 1 наносекунды) и, после снятия напряжения, долгое время сохраняет поляризацию. Магниторезистивная память (MRAM) [28] базируется на различной проводимости магниторезистивного материала, помещенного между ферромагнетиками с одинаковой или разной ориентацией магнитных моментов. Если направления магнитных полей слоев ферромагнетика совпадают, то сопротивление магниторезистивного материала невелико, что интерпретируется как логическая «1». При противоположных магнитных моментах его сопротивление существенно больше, что соответствует логическому «О». В основе памяти PCRAM [29] лежит трансформация вещества (из семейства т.н. халькогенидных стекол - сплав германия, селена и теллура) из аморфного состояния в кристаллическую структуру. При нагреве до 600 С в течение нескольких десятков наносекунд халькогенид приобретает аморфное высокоомное состояние (около 100 кОм). Если же его выдержать при более низкой температуре в течение несколько десятков наносекунд, материал кристаллизуется и приобретает сопротивление порядка 1 кОм. В резистивной памяти [30,31] (RRAM) используется специальный диэлектрический слой (например, нестехиометрический оксид SiOx, где х 2), способный изменять своё сопротивление в зависимости от протекающего через него тока.
Анализ технологического базиса
Структура и электрическая схема ячейки памяти в режиме программирования изображены на рис. 2.10 и 2.11. При программировании на плавающий затвор инжектируются электроны, что впоследствии увеличивает пороговое напряжение п-МОП-транзистора. Механизм инжекции заряда на плавающий затвор - ФН-туннелирование. В режиме программирования на управляющий затвор подается программирующий импульс с амплитудой от 7 до 10 В и длительностью от 10" до 1 с, на стирающий вывод (СВ), исток (И) и подложку подается 0 В, на стоке (С) напряжение может быть от 0 до 3,5 В. Для того, чтобы достичь необходимого для возникновения туннельного эффекта потенциала на плавающем затворе, конденсатор С2 должен быть значительно меньше конденсатора С1. Для структуры ячейки, используемой в работе, необходимо чтобы (W1-L1) было много больше, чем (W2-L2) и (W3T"L3T)- Напряжение на плавающем затворе определяется по формуле (2.1), где Сзт - затворная емкость п-МОП-транзистора. Поскольку С1 » С2 + Сзт, то большая часть напряжения управляющего затвора (Цуз) передается на плавающий затвор (Urn)- Между обкладками туннельного конденсатора С2, а также в подзатворном диэлектрике п-МОП-транзистора возникает разность потенциалов 7-10 В и электрическое поле более 10 МВ/см, что приводит к возникновению туннельных токов электронов из n-кармана конденсатора С2 и р-кармана п-МОП-транзистора на плавающий затвор.
Режим стирания Структура и электрическая схема ячейки памяти в режиме стирания изображены на рис. 2.12 и 2.13. При стирании электроны удаляются с плавающего затвора, что впоследствии снижает пороговое напряжение п-МОП-транзистора. Механизмом удаления заряда с плавающего затвора также является ФН-туннелирование. В режиме стирания на стирающий вывод (СВ) подается стирающий импульс с амплитудой от 7 до 10 В и длительностью от 10" до 1 с, на программирующий вывод (УЗ), исток (И) и подложку подается 0 В, на стоке (С) напряжение может быть 0 или 3,5 В. Напряжение на плавающем затворе (Urn) определяется по формуле (2.2).
Поскольку С2 « CI + Сзт, то на плавающий затвор передается малая часть напряжения стирающего вывода (UCB)- Таким образом, напряжение на плавающем затворе близко к О В. Между обкладками туннельного конденсатора С2 возникает разность потенциалов 7-10 В и электрическое поле более 10 МВ/см, направленное от п-кармана к плавающему затвору, что приводит к возникновению туннельного тока электронов с плавающего затвора в n-карман конденсатора С2.
Электрическая схема ячейки памяти в режиме стирания Режим считывания При считывании на управляющий затвор (УЗ) подается напряжение, значение которого лежит между пороговым напряжением ячейки памяти в запрограммированном и стертом состояниях (рис. 2.15), на стирающий вывод (СВ), исток (И) и подложку подается О В, на сток (С) - напряжение питания (рис. 2.14). При считывании происходит сравнение тока запрограммированной (Ісч.і) или тока стертой (1сч.о) ячейки с опорным током (ІОПОР.)- Опорный ток больше тока запрограммированной ячейки и меньше тока стертой ячейки (рис. 2.15). При дифференциальном считывании всегда происходит сравнение тока запрограммированной ячейки с током стертой ячейки или наоборот. Схемотехнические методы считывания информационного состояния ячейки ЭСППЗУ и методы построения усилителя считывания подробно рассмотрены в главе 4. напряжение считывания
Предлагается следующая методика проектирования ячейки ЭСППЗУ на базе стандартного КМОП-процесса. На начальном этапе следует учитывать общие исходные требования, предъявляемые к проекту, после этого проанализировать доступный технологический базис, с целью определения возможностей получения в нем ЭСППЗУ. Затем следует выбор конструкции ячейки в зависимости от исходных требований. Если объем блока памяти небольшой до 128 бит, то можно сделать упор на надежности, выбрав 1Тг-2Сар ячейку, которая больше всего подходит для реализации дифференциального считывания. Если объем несколько Кбит, то в целях экономии площади не следует делать дифференциальную ячейку, а лучше воспользоваться традиционным способом построения ЭСППЗУ или флэш-памяти. Далее необходимо определить толщины элементов ячейки, чтобы с одной стороны заряд не стекал слишком быстро, а с другой - напряжение программирования не было слишком большим. Как правило, для обеспечения требований надежности, толщина туннельного оксида выбирается 5-10 нм. После этого необходимо вычислить коэффициенты связи, определиться с механизмами, временами и напряжениями для записи и стирания. Насколько возможно, теоретически оценить основные эксплуатационные параметры, такие как ширина окна памяти, количество циклов перезаписи и время хранения. Если все устраивает, то можно переходить к процессу проектирования. Здесь используется стандартный маршрут проектирования. Когда все проверки пройдены успешно, можно передавать информацию на изготовление фотошаблонов и затем запускать пластины в производство. После получения экспериментальных образцов, необходимо уже расчетно-экспериментальным методом исследовать основные эксплуатационные характеристики. Если требования удовлетворены, то ячейку можно включать в библиотеку PDK (Process Design Kit, комплект средств проектирования) и использовать при разработке блока памяти. Если нет, то следует вернуться к выбору конструкции ячейки. Общие исходные требования к проекту
Проанализированы технологический базис и конструктивно-технологические принципы реализации энергонезависимой электрически перепрограммируемой памяти на базе КМОП-технологии. Представлены способ формирования ячейки ЭСППЗУ в выбранном технологическом базисе, ее конструкция и принцип работы. Установлено, что выбранный технологический базис позволяет получить ячейки ЭСППЗУ с различной толщиной туннельного оксида. Предложена методика проектирования ячейки ЭСППЗУ на базе КМОП-технологии с одним слоем поликремния без дополнительных технологических операций.
Зависимость порогового напряжения от количества циклов перезаписи
В таблице 3.6 представлено сравнение основных характеристик разработанных ячеек ЭСППЗУ с ближайшими зарубежными аналогами. Сопоставив основные эксплуатационные характеристики, можно сделать вывод, что ячейка с толщиной туннельного окисла 7 нм, разработанная на базе отечественной субмикронной КМОП-технологии уровня 0,18 мкм с одним слоем поликремния не уступает ближайшим зарубежным аналогам.
Представлены методики и результаты исследования основных эксплуатационных характеристик разработанных ячеек энергонезависимой электрически перепрограммируемой памяти с толщинами туннельного окисла 3,2 и 7 нм. Спроектирован и изготовлен тестовый кристалл с ячейками ЭСППЗУ на базе КМОП-технологии ОАО «НИИМЭ и Микрон» HCMOS8D с проектными нормами 0,18 мкм. Исследовались зависимости порогового напряжения ячеек памяти от времени и напряжения записи/стирания, от количества циклов перезаписи и времени хранения при повышенных температурах. Для исследуемых ячеек памяти установлены зависимости энергии активации потери заряда от количества циклов перезаписи и режимов записи/стирания. Определено время хранения заряда ячеек памяти для различных температур.
Установлено, что значения энергии активации ячейки памяти с толщиной туннельного окисла 7 нм в зависимости от режима программирования лежат в диапазоне от 0,26 до 0,33 эВ. Время хранения заряда составляет не менее 50 лет при температуре 25 С и не менее 10 лет при температуре 85 С после 10 циклов перезаписи. Для ячейки памяти с толщиной туннельного окисла 3,2 нм время хранения заряда порядка года при температуре 25 С после 10 циклов перезаписи. Анализ экспериментальных данных позволяет сделать выбор оптимального режима перезаписи ячейки с толщиной оксида 7 нм: V=8-9 В, t=30-300 мс. Возможно сократить время записи до 1 мс путем увеличения напряжения до 10 В.
Исследования показали, что ячейка памяти с толщиной туннельного окисла 7 нм на базе стандартной КМОП-технологии с проектными нормами 0,18 мкм по своим характеристикам не уступает ближайшим зарубежным аналогам. Разработанная ячейка в зависимости от режима записи/стирания имеет окно памяти от 1 до 6 В, выдерживает до 10 циклов перезаписи и надежно хранит накопленный заряд в течение не менее 10 лет при температуре 85 С. Ячейка с 3,2 нм туннельным окислом хоть и позволяет снизить напряжение записи/стирания на 2 В, тем не менее не удовлетворяет требованиям надежности.
Схемотехнические методы, обеспечивающие использование повышенного напряжения питания в схеме
Актуальным вопросом при проектировании ЭСППЗУ является обеспечение повышенного напряжения питания в схеме, поскольку операции записи/стирания производятся при напряжении, которое в несколько раз превышает нормальное рабочее напряжение транзисторов в стандартной КМОП-технологии.
Можно выделить несколько механизмов, ограничивающих максимальное напряжение, прикладываемое к МОП-транзистору. Три из них наиболее критичных: 1) Пробой канала из-за чрезмерного напряжения между стоком и истоком (пробой сток-исток); 2) Необратимый пробой подзатворного диэлектрика или ухудшение его долгосрочной надежности (надежности при длительной эксплуатации) из-за слишком высокого рабочего напряжения; 3) Пробой перехода сток/исток-подложка/карман. В стандартном КМОП-процессе все транзисторы работают при разнице напряжений питания VDD и земли GND. Напряжения между стоком и истоком, между подзатворным диэлектриком или на стоке/истоке транзисторов также могут составлять максимальное значение VDD-GND. Следовательно, напряжения VDD и GND должны быть выбраны таким образом, чтобы предотвратить необратимый пробой, ухудшение надежности подзатворного диэлектрика или пробой между стоком и истоком. Также величина максимального напряжения питания VDD относительно земли GND не должна превышать напряжение пробоя перехода сток/исток по дл ожка/карман. Механизм пробоя подзатворного диэлектрика зависит от времени и напряжения, прикладываемого к затвору, поэтому долгосрочная надежность КМОП ИС сильно зависит от максимального напряжения, прикладываемого к транзисторам в схеме. Даже если напряжение, прикладываемое к затвору транзистора, ниже теоретического напряжения необратимого пробоя подзатворного диэлектрика, долгосрочная надежность схемы может быть снижена за счет использования слишком высокого рабочего напряжения.
В стандартной КМОП-технологии с проектными нормами 0,18 мкм для транзисторов с толщиной подзатворного диэлектрика 7 нм нормальное рабочее напряжение составляет 3,3 В, для транзисторов с толщиной подзатворного диэлектрика 3,2 нм - 1,8 В. Ячейка ЭСППЗУ состоит из транзисторов с толщиной подзатворного диэлектрика 7 нм. Запись и стирание ячейки памяти осуществляется при напряжении 7,5-9 В, которое в 2-3 раза превышает нормальное напряжение транзисторов в данной технологии.
Следовательно, необходимы специальные методы формирования схем на основе доступных низковольтных элементов, которые бы выдерживали напряжение, превышающее в 2-3 раза нормальное напряжение транзисторов, из которых они состоят.
Цифровой последовательный однопроводнои интерфейс передачи данных
Основные параметры блока представлены в таблице 4.2. Блок содержит четыре контактных площадки (питание/данные VDD, земля GND, выход OUT и повышенное питание для программирования VPP). Запись и считывание осуществляются при помощи последовательного однопроводного интерфейса ЦПОИ (см. параграф 3). Во время программирования на площадку VPP задается повышенное напряжение питания 8-10 В.
Для считывания запрограммированной информации, необходимо подать напряжение питания VDD (1,0-3,5 В). Ячейки памяти все одновременно «встают» в запрограммированные состояния во время нарастания фронта питания VDD.
Таким образом, считывание запрограммированных данных осуществляется параллельно. Также существует возможность контроля запрограммированной информации при помощи последовательного интерфейса ЦПОИ на специальной площадке OUT. Блок ЭСППЗУ небольшого объема эффективно использовать для подстройки параметров высокоточных аналоговых схем, таких как АЦП, ЦАП, прецизионные источники опорного напряжения,
Синтезатор частот представляет собой систему ФАПЧ, опорной частотой для которой является частота кварцевого резонатора. Система ФАПЧ способна настраиваться на определенную частоту в зависимости от коэффициентов деления, которые хранятся в памяти на кристалле, либо загружаются извне. Таким образом, блок ЭСППЗУ содержит информацию о коэффициентах деления и ряде внутренних параметров системы.
Альтернативным вариантом является применение однократно программируемой памяти ОТР, однако при этом теряется возможность изменения параметров и коэффициента деления и, соответственно, выходной частоты синтезатора. Блок ЭСППЗУ дает возможность потребителю настраивать систему уже по своему усмотрению непосредственно в условиях эксплуатации. Таким образом, параметры синтезатора могут быть перепрограммированы многократно.
Конвейерный АЦП В рамках ОКР «Преобразователь-6С», выполняемой ООО «СибИС», разрабатывалось семейство быстродействующих 14-разрядных АЦП. В связи со случайными отклонениями отношения емкостей в матрице единичных конденсаторов реализовать 14-разрядное разрешение конвейерного АЦП на переключаемых конденсаторах практически невозможно без каких-либо дополнительных мер, предусматривающих предварительную калибровку каждого образца АЦП. Для калибровки может быть использована лазерная коррекция, однако более технологичной и экономичной альтернативой лазерной коррекции является применение встроенного блока ПЗУ небольшого объема, хранящего корректирующие коэффициенты, которые используются для коррекции характеристики АЦП цифровым способом.
Поэтому использование в проекте блока встроенного ЭСППЗУ, совместимого со стандартным технологическим процессом HCM0S8D ОАО «НИИМЭ и Микрон», позволило практически реализовать названный выше способ коррекции АЦП. Таким образом, в результате внедрения блока встроенного ЭСППЗУ в рамках ОКР «Преобразователь-6С» создан 14-разрядный быстродействующий АЦП с аддитивно-мультипликативной энергонезависимой коррекцией передаточной характеристики. транзисторов, доступных в технологическом базисе. Проанализированы способы обеспечения повышенного напряжения в схеме, выполненной на основе низковольтных элементов. Установлено, что метод на основе защитных транзисторов позволяет получить схему, которая может работать при напряжении в 2-3 раза большем, чем то, на которое рассчитаны транзисторы, из которых она состоит. Разработана модификация метода зарядовой накачки, обеспечивающего генерацию высокого напряжения, адаптированного к технологическому базису, в котором отсутствуют высоковольтные элементы.
Проанализированы способы построения усилителя считывания. Установлено, что дифференциальный способ является более надежным, т.к. увеличивает запас при считывании в два раза по сравнению с традиционным способом считывания. Потеря более 50% накопленного заряда не приводит к сбою при считывании.
Предложен оригинальный способ реализации цифрового последовательного однопроводного интерфейса передачи данных (упрощенный функциональный аналог интерфейса І-Wire), обеспечивающий минимальное количество дополнительных контактных площадок встроенной памяти.
Представлены новые схемотехнические решения R-S- и D-триггеров с ЭСППЗУ, а также энергонезависимого сдвигового регистра данных. Энергонезависимый R-S-триггер эффективно использован в качестве ячейки памяти и одновременно схем записи и считывания для нее, что позволяет повысить надежность считывания данных из ЭСППЗУ за счет дифференциального считывания каждого бита данных. Представленные решения могут быть использованы при реализации встроенного ЭСППЗУ для идентификационных чипов, подстройки параметров прецизионных аналоговых схем или реализации элементов программирующих логических схем.