Содержание к диссертации
Введение
1 Текущее состояние проблемы, перспективы, задачи 10
1.1 Беспроводные системы связи ближнего действия 10
1.1.1 Беспроводные сенсорные сети 10
1.1.2 Системы радиочастотной идентификации 20
1.2 Основные типы передатчиков 23
1.2.1 Картезианские схемы передатчиков 23
1.2.2 Полярные схемы передатчиков 26
1.2.3 Схемы передатчиков на основе синтезатора частот 28
1.3 Основные типы синтезаторов частот и методы формирования дробного коэффициента деления 34
1.3.1 Общие положения 34
1.3.2 Метод подавления импульсов 39
1.3.3 Фазовая интерполяция и случайная модуляция по Уитли 46
1.3.4 Метод модуляции на основе дельта-сигма модуляторов 50
1.4 Характеристики передатчиков и синтезаторов частот 53
1.5 Цель и задачи работы 55
2 Методика синтеза и моделирование синтезаторов частот 57
2.1 Общие положения 57
2.2 Построение модели синтезатора частот без учета шумов 63
2.3 Особенности построения моделей блоков синтезатора с учетом шумов 70
2.4 Анализ паразитных спектральных составляющих 77
2.5 Методика расчета фильтра нижних частот 82
2.6 Методика синтеза схем синтезатора частот 86
2.6.1 Обобщенная методика расчета 86
2.6.2 Методика расчета цепи накачки 90
2.6.3 Методика расчета триггеров блока делителя частоты
2.7 Выводы 97
3 Разработка синтезатора частот 100
3.1 Основные требования к характеристикам блоков устройства 100
3.2 Анализ и разработка блоков синтезатора на схемном уровне 103
3.2.1 Блок фазового детектора 103
3.2.2 Блок цепи накачки 106
3.2.3 Генератор, управляемый напряжением 107
3.2.4 Блок делителя частоты 110
3.2.5 Дельта-сигма модулятор 114
3.3 Проведение моделирования 117
3.3.1 Функциональное моделирование в среде Simulink 117
3.3.2 Моделирование на схемном уровне 124
3.4 Выводы 129
4 Экспериментальное исследование разработанного синтезатора частот 131
4.1 Топология кристалла микросхемы 131
4.2 Моделирование синтезатора на физическом уровне 139
4.3 Анализ влияния технологических допусков на характеристики синтезатора 147
4.4 Проведение измерений 151
4.4.1 Разработка тестовой платы 151
4.4.2 Методика измерений и описание измерительных установок 154
4.4.3 Измерение характеристик во временной области 156
4.4.4 Измерение характеристик в частотной области 157
4.5 Выводы 160
Заключение 162
Список литературы
- Системы радиочастотной идентификации
- Метод модуляции на основе дельта-сигма модуляторов
- Анализ паразитных спектральных составляющих
- Функциональное моделирование в среде Simulink
Системы радиочастотной идентификации
Развитие КМОП технологии привело к бурному росту производства микроэлектронных устройств за счет увеличения диапазона рабочих частот и уменьшения технологических норм, себестоимости конечной продукции, габаритов изделий и потребляемой мощности. В результате появилась возможность строить системы, состоящие из нескольких десятков или сотен устройств, что позволило реализовать концепцию беспроводной сенсорной сети. Область применения таких систем включает: контроль производства, наблюдение за окружающей средой, отслеживание перемещений объектов, системы контроля доступа, контроль состояния здоровья пациентов, состояния промышленных и общественных зданий. Перечисленные области применений в общем случае не требуют больших скоростей передачи данных. В связи с этим был разработан стандарт IEEE 802.15.4 определяющий протокол и взаимодействие между устройствами посредством радиоканала в беспроводной персональной сети со скоростью передачи данных до 250 Кбит/с [1.1]. В отличие от беспроводных локальных сетей беспроводные персональные сети требуют наличия минимальной инфраструктуры сети или допускают ее отсутствие и позволяют реализовать беспроводные сенсорные сети [1.2]. Радиус действия между двумя элементами сети обычно не превышает десяти метров. Поясним на основе рисунка 1.1 топологию сети. Основным компонентом сети является устройство. Устройство может иметь ограниченную функциональность или полную. Первый тип устройств позволяет ретранслировать сообщения от других устройств сети и, как следствие, может выполнять функции координатора всей сети, координатора подсети или работать как простое устройство. Устройства с ограниченной функциональностью не могут выполнять функции координатора сети и могут обращаться только к полнофункциональным устройствам. В состав сети должно входить как минимум одно полнофункциональное устройство, работающее как координатор всей сети. Согласно рисунку координатор всей сети входит в состав подсети 1. Координаторы 1 и 2 синхронизируют работу устройств, входящих в состав подсети 2 и 3 соответственно. Устройства 11 и 4 выполняют функции ретранслятора для обмена сообщениями между подсетями. Направления передачи данных показаны стрелками. Координатор всей сети может направлять данные сети на пункт централизованного наблюдения, либо в другие сети, например, персональный компьютер, сотовый телефон и т.д.
Общая структура сенсорной сети Область пространства, в пределах которого расположены устройства, называется сенсорным полем. Из-за наличия множества устройств и специфики применения, топология сети может быть очень сложной, например, древообразная или ячеистая. Задача обеспечения взаимодействия между устройствами и конечным пользователем разбивается на несколько подзадач, образующих многоуровневую структуру, называемую стеком протоколов (англ. protocol stack) и построенную на основе семиуровневой модели взаимодействия открытых систем (OSI) [1.3]. Стандарт определяет только подуровень контроля доступа к среде и физический уровень (см. рисунок 1.2). Физический уровень (ФУ) отвечает за управление приемо-передатчиком, измерение уровня мощности принимаемых сигналов в рабочей полосе частот, оценку качества связи, выбор частоты несущего колебания, непосредственную передачу и прием пакетов данных и т.д. Подуровень контроля доступа к среде (ПКДС) отвечает за обмен данными между устройствами на основе синхронизирующих пакетов данных, контроль передаваемых пакетов данных, формирование запросов на посылку пакета данных и т.д. Обмен данными между устройствами сети основан на пакетной передаче данных. Структура и содержимое каждого пакета данных определяется его назначением, пакет данных называется кадром (англ. frame). Используется четыре типа кадров: кадр синхронизации, кадр данных, кадр подтверждения и кадр команды ПКДС. В качестве примера рассмотрим процесс передачи данных от устройства сети координатору, проиллюстрированному на рисунке 1.2. Предположим, что в сети используются кадры синхронизации, тогда устройство сети ожидает передачу кадра синхронизации от координатора. При поступлении кадра устройство выбирает подходящий временной слот для начала передачи данных на основе процедуры CSMA-CA с синхронизацией к границам слотов. По окончанию приема данных координатор может передать кадр подтверждения. Если кадры синхронизации не используются в сети, устройство передает данные координатору на основе процедуры CSMA-CA без синхронизации к границам слотов. Более детально процедура CSMA-CA описана в [1.1]. Структура кадра представлена на рисунке 1.3. Отметим, что в стандарте принят восьми разрядный код представления данных, т.е. каждые восемь битов данных группируются и называются октетами. Заголовок синхронизации состоит из пяти октетов (далее, будет показано, что длительность заголовка синхронизации составляет 160 мкс) и включает преамбулу и последовательность завершения синхронизации. Преамбула используется для синхронизации приемо-передатчика с потоком данных. Последовательность завершения синхронизации определяет начало пакета данных. Длина основных данных ФУ в октетах указывается в заголовке ФУ. Отметим, что размер основных данных ФУ не должен превышать 127 октетов. Стандарт предусматривает несколько диапазонов рабочих частот. Однако только диапазон 2400-2483,5 МГц не подлежит обязательному лицензированию. Диапазон разбит на шестнадцать поддиапазонов. Центральная частота несущего колебания в каждом поддиапазоне определяется на основе следующего выражения: /с = 2405 + {к-11)5 МГц, (1.1) = 11,12,...,26. Нумерация сохранена в соответствии с [1.1]. Скорость передачи данных и длительность каждого бита составляют Rd = 250 Кб/с,
В таблице приведены значения чипов для шестнадцати возможных значений символов. Таким образом, все данные кадра (см. рисунок 1.3) разбиваются на символы, причем в зависимости от значения символа выбирается определенная последовательность чипов в соответствии с таблицей 1.1. Далее, последовательность чипов поступает в блок модулятора и передается посредством радиоканала. Для передачи данных используется О-QPSK модуляция с огибающей в виде половины синусоиды. Для формирования модулированного колебания последовательность чипов разбивается на две последовательности: синфазную (I-phase) и квадратурную (Q-phase). Синфазной последовательности соответствуют чипы с четными индексами (с0,с2,с4 и т.д.), квадратурной - чипы с нечетными индексами (с1,с3,с5 и т.д.).
Метод модуляции на основе дельта-сигма модуляторов
Таким образом, в ДСМ происходит подавление низкочастотной части шума квантования и усиление высокочастотной. С ростом порядка модулятора будет изменяться и He[el27f)\ где р - порядок модулятора. Из выражения для S (/") видно, что рост частоты дискретизации fs и р дает выигрыш в отношении сигнал-шум на выходе ДСМ при фиксированной полосе сигнала входного сигнала. Так в работах [1.22, 1.23] показана эквивалентность однокаскадного ДСМ первого порядка аккумулятору. Однако, как было показано выше, использование аккумулятора приводит к появлению побочных гармоник в выходном спектре сигнала ГУН. Это объясняется тем, что данные выкладки приводились в предположении переменного входного сигнала модулятора. Для формирования фиксированного коэффициента деления входной сигнал модулятора должен быть постоянен. Поэтому на практике используются модуляторы более высокого порядка.
В связи с тем, что синтезаторы частот, как правило, входят в состав передатчиков, рассмотрение начнем с передатчиков. Характеристики, свойственные только синтезаторам частот, будут рассмотрены отдельно.
Передатчики с предварительной коррекцией представлены в работах [1.19, 1.26-1.28]. Оба устройства выполнены по технологии КМОП с нормой технологического процесса 0,18 мкм. Измеренная скорость передачи данных составила 2 Мчипа/с. Передатчики обеспечивают высокую точность модуляции, определяемую амплитудой вектора ошибки. Так при максимально допустимом значении 35%, в среднем измеренная амплитуда вектора ошибки не превышает 7%. Отметим, что в обоих случаях используются УМ класса АВ, а мощность сигнала на выходе составляет в среднем 3 дБм. Максимальное значение спектральной плотности мощности сигнала на выходе передатчика при отстройке на 3,5 МГц от частоты несущего колебания меньше на 6 дБ допустимого значения. Площадь кристалла, занимаемая передатчиком, в среднем составила 1,1 мм . Общая площадь кристалла включая аналоговую часть приемника и сопутствующие цифровые схемы составила 5,77 мм . При напряжении питания 1,8 В потребляемый ток равен 16-18 мА или 28,8-32,4 мВт. В работах [1.29-1.31] представлены передатчики на основе двухточечной схемы. Образцы в работах [1.29, 1.30] изготовлены по технологии 0,18 мкм, а в работе [1.31] -по технологии 0,15 мкм. Обеспечиваемая скорость передачи данных 2 Мчипа/с [1.30, 1.31] и более [1.29]. Амплитуда вектора ошибки в среднем не превышает 7%. Мощность сигнала на выходе в среднем составила 0 дБм. Относительная величина спектральной плотности мощности при отстройке на 3,5 МГц равна 25 дБ, что на 5 дБ ниже максимально допустимого значения. Площадь кристалла микросхем передатчиков не превышает 1,21 мм . Напряжения питания микросхем составили 1,4 В, 1,8 В, 1,55 В в работах [1.29], [1.30], [1.31] соответственно. Потребляемая мощность устройств находится в пределах 9-23 мВт.
Передатчики с однократным переносом представлены в работах [1.32-1.36]. Все устройства изготовлены по нормам технологического процесса 0,18 мкм. Важно отметить, что данные структуры не имеют ограничений по скорости передачи данных, связанные с инерционностью петли ФАПЧ. Здесь одним из основных ограничивающих факторов является рост потребляемой мощности ЦАП в плечах схемы, связанный с повышением тактовой частоты преобразователей. Таким образом, все образцы обеспечивают скорость передачи данных, равную 2 Мчипам/с и более. Амплитуда вектора ошибки варьируется в пределах работ между 9% и 13%. Мощность сигнала на выходе передатчика примерно 0 дБм. Запас по уровню спектральной плотности мощности составляет 3-4 дБ. В работе [1.32] площадь передатчика, состоящего только из УМ и смесителя, составила 1,62 мм , а потребляемая мощность при напряжении питания 1,8 В равна 5 мВт. В работе [1.33] общая площадь кристалла приемо-передатчика - 3,61 мм , а потребляемая мощность 16,2 мВт. В состав микросхемы не входит синтезатор частот, однако входят делитель с коэффициентом деления равным двум и буфер. Их задачей является уменьшение просачивания сигнала гетеродина на выход схемы. Потребляемая мощность передающей части устройств включая синтезатор частот, представленные в работах [1.34-1.36] составила 30 мВт, а площадь приемо-передатчика 6,5-8,7 мм . Перейдем к рассмотрению характеристик синтезаторов частот. Отметим, что ГУН обычно представляет собой LC генератор. Фазовые детекторы и делители частоты строятся основе логики TSPC (True single-phase clocked logic). Как правило, фильтр нижних частот имеет сложную структуру. Первая часть фильтра строится на основе цепей накачки, а вторая часть выполняет функции фильтрации. Генераторы опорной частоты строятся на основе высокостабильных кварцевых резонаторов. Частота ГОЧ определяет рабочую частоту внутренних блоков синтезатора. Чем больше частота, тем больше потребляемая мощность. Однако в следующей главе будет показано, что увеличение частоты ГОЧ позволяет уменьшить инерционность петли ФАПЧ, уровень паразитных гармоник и уровень фазовых шумов в выходном спектре ГУН. Так средние значения опорных частот составляют 24-52 МГц [1.19, 1.26, 1.27, 1.31]. Также, важной характеристикой синтезатора частот является время перестройки по частоте. Типичные значения времен установления частоты выходного колебания лежат в диапазоне 20-50 мкс [1.29, 1.30, 1.35]. Уровень фазовых шумов в выходном сигнале лежит в пределах минус 107 -минус 123 дБс/Гц [1.29-1.31, 1.37]. Потребляемая мощность находится в пределах 3,2-9 мВт [1.29, 1.30, 1.37, 1.38]. Площадь кристалла равна примерно 0,5 мм [1.37]. Подробный обзор характеристик передатчиков и синтезаторов частот приводится в таблицах А.1-А.4 в приложении А.
Анализ паразитных спектральных составляющих
Далее для проверки и уточнения результатов расчета проводится моделирование на функциональном уровне и проводится сравнение с данными спецификации. При необходимости вводится корректировка. После этого разрабатываются блоки синтезатора частот на уровне схемотехники, и проводится моделирование на уровне схемотехники. 2.6.2 Методика расчета цепи накачки
Величина тока накачки влияет на шумовые и временные характеристики петли ФАПЧ. Следовательно, расчет блока цепи накачки проводится из условия обеспечения заданного тока 1с и максимального отклонения Ыс на краях диапазона AULPF. Согласно рисунку 2.10 и выражению (2.20) значения Д/с , rres и ztr влияют на уровень паразитных гармоник на частотах, кратных / . На практике значение Ыс выражается в процентах и составляет обычно ±(5-10)% от номинального. Значение rres ограничено сверху требуемым уровнем шума цепи накачки и снизу линейностью общей характеристики блоков ФД и ЦН. Ввиду того, что rres обычно много меньше Tref, rres задают чуть большим, чем время установления Ic . В работе [2.21] представлен обзор основных подходов к разработке цепей накачки. В общем, выделяются следующие четыре типа устройств, представленные на рисунках 2.12, 2.13. Устройства на рисунках 2.12а, 2.126 характеризуются отсутствием постоянного тока на выходном зажиме, когда оба ключа разомкнуты. Транзисторы Мх, М2 выполняют роль источников тока.
Недостатком обоих схем является необходимость согласования источников тока на основе транзисторов n-типа и р-типа. DN
Цепи накачки с не дифференциальным выходом Помимо этого, если какой-либо из ключей на схеме 2.12а разомкнут, то потенциалы на стоках Мх и М2 будут равны потенциалу земли и питания соответственно. Транзисторы переходят в линейный режим. В момент замыкания ключа из-за действия паразитных емкостей транзисторы будут оставаться в линейном режиме какое-то время. Как следствие ток заряда или разряда будет изменяться скачкообразно, что прежде всего приводит к увеличению эффекта просачивания опорного сигнала на вход ГУН. В общем, схемы позволяют обеспечить низкий уровень потребляемого тока. Наличие транзисторов р-типа накладывают ограничения на область рабочих частот и крутизну фронтов импульсов тока. Схема на рисунке 2.12в частично устраняет указанные недостатки. Однако при любом состоянии ключей (транзисторы Мх-М4) через источники постоянно протекает ток. Также для работы схемы требуются дифференциальные сигналы. Актуальность проблемы рассогласования токов накачки и заряда для данной схемы сохраняется. Схема на рисунке 2.12г исключает использования транзисторов р-типа в качестве ключей, что позволяет повысить крутизну импульсов тока. Область рабочих частот примерно совпадает со схемами на рисунках 2.12а, б из-за наличия токового зеркала. Схема на рисунке 2.13 полностью дифференциальная. Как следствие, размах управляющих сигналов может быть уменьшен, что ведет к расширению области рабочих частот. Схема менее чувствительна к рассогласованию токов накачки и разряда, так как фактически это один и тот же ток. Влияние тока утечки также удается уменьшить, так как он будет проявляться примерно в одинаковом уменьшении потенциалов на выходе схемы.
Дифференциальная цепь накачки Рассогласование по времени переключения удается уменьшить за счет исключения транзисторов р-типа в качестве ключей. При наличии двух отдельных ФНЧ удается уменьшить влияние шума по питанию, земле и подложке микросхемы, что важно особенно при размещении ФНЧ на кристалле. Однако для реализации всех указанных преимуществ, требуется наличие дифференциальных управляющих сигналов, два ФНЧ, большая площадь кристалла, наличие дополнительных цепей для преобразования дифференциального сигнала в не дифференциальный, больший потребляемый ток. В разрабатываемом устройстве фильтр будет внешним. Таким образом, наибольший интерес представляет схема на рисунке 2.126 с ключами, расположенными между истоками транзисторов. Отметим, что МОП транзисторы с субмикронной длиной канала испытывают сильное влияние эффекта модуляции длины канала, что эквивалентно уменьшению внутреннего сопротивления источника тока. Для уменьшения влияния данного эффекта используется каскодное включение транзисторов. Окончательный вид схемы представлен на рисунке 2.14.
Обычно расчет схем источников тока проводится из расчета минимизации размеров транзисторов при заданном значении тока и допустимом отклонении от номинального значения при изменении значения нагрузочного сопротивления. При работе в динамическом режиме разница между номиналами паразитных емкостей источников тока на основе р- и n-транзисторов, вызванная отличиями геометрических размеров и рабочих точек транзисторов, приводит к эффекту перераспределения заряда.
Функциональное моделирование в среде Simulink
Работа схемы на рисунке 3.9 отличается. Пусть управляющие сигналы S0,SX,S2 равны нулю. Если каждый прескалер при таком значении управляющего сигнала делит на /77, то частота выходного сигнала составит fc/m3. Предположим, что только S0 равен логической единице. Тогда первый прескалер будет делить на (т +1) только до появления первого импульса на его выходе. После этого D-триггер будет сброшен в начальное состояние и значение сигнала «МС0» будет равно нулю. Когда произойдет переполнение последнего блока, на выходе появится импульс. По фронту этого импульса значения S0,SX, S2 будут переданы на выходы D-триггеров и процедура повторится. В итоге период выходного сигнала будет увеличен на длительность одного периода входного сигнала, т.е. коэффициент деления составит (т3 +1). В общем случае для цепочки из р каскадов прескалеров коэффициент деления будет равен:
В свою очередь прескалеры могут быть синхронными или асинхронными устройствами и обычно строятся на основе счетчика Джонсона. Однако максимальная рабочая частота таких устройств ограничена дополнительными логическими цепями, позволяющими изменять коэффициент деления.
Блок схема делителя на основе каскадного соединения прескалеров Впервые подход к построению прескалера на основе делителей с постоянным коэффициентом деления равным двум и мультиплексора был показан в работе [3.14]. Кратко отметим, что преимуществом схемы является то, что только первый делитель работает на максимальной частоте. Мультиплексор работает на частоте выходного сигнала. Недостатком схемы является склонность к провалам уровня выходного сигнала, что может привести к ложным срабатываниям последующих блоков. Тем не менее, предложены различные подходы по устранению указанного недостатка. Для построения схемы в нашем случае был выбран подход на основе двух счетчиков. На рисунке 3.10 приведена блок схема блока делителя. Здесь блок «Div_2_AN» обеспечивает постоянный коэффициент деления равный двум. Блок «Div_4_5» выполняет функции прескалера с коэффициентами деления равными четырем и пяти. Сигналы выбора текущего коэффициента деления поступают на выводы «МС4» и «МС5». Блоки «DivP», «DivS» соответствуют счетчикам «Р» и «S» рисунка 3.8. С точки зрения схемотехники счетчики обычно строится на основе последовательных устройств динамического типа. Относительно прескалеров рабочая частота счетчиков ниже в несколько раз, что позволяет добиться компромисса между вносимой задержкой и потребляемой мощностью. Прескалеры обычно строятся на основе статических последовательных устройств и состоят из двух защелок работающих в режиме «ведущий-ведомый». Так, на рисунке 3.11 изображена защелка, предложенная в работе [3.21]. Относительно схем на основе TSPC логики данное решение не содержит каскадного соединения р-транзисторов [3.3, 3.4].
Блок схема разработанного блока делителя частоты Количество затворов транзисторов, отделяющих выходной сигнал от входного, равно двум, что повышает быстродействие устройства. Тогда как в случае TSPC логики количество затворов равно трем.
Схема защелки, предложенная в работе [3.21] Тем не менее, схема требует наличие дифференциальных сигналов развивающих полный размах по напряжению и потребляет постоянный ток, не связанный с частотой переключения защелки. Исходя из компромисса между потребляемой мощностью, уровнем уносимых шумов и временной задержки блок прескалера был построен на основе синхронного счетчика Джонсона. При этом ввиду относительно высоких рабочих частот триггеры, входящие в состав блоков «Div_2_AN» и «Div_4_5», были реализованы на основе «управляемой током логики». В качестве примера на рисунке 3.12 приведена окончательная схема одной из защелок блока «Div_2_AN». В данном случае вместо резисторов в нагрузке для уменьшения площади кристалла были использованы р-транзисторы М2, М5, работающие в линейном режиме. Расчет схемы проводился в соответствии с методикой, представленной в п. 2.8. Амплитуда тактового сигнала, т.е. выходного сигнала ГУН составила Ал=0,&, максимальная частота входного сигнала /сйг=ЗГГц, Аил=0,2В. Значение эквивалентного сопротивления Rd = 10 кОм при задержке zd =52 пс. Ток потребления Iss =42 мкА. 3.2.5 Дельта-сигма модулятор Выше было отмечено, что для достижения разрешения по частоте меньше, чем значение fref используются цифровые дельта-сигма модуляторы. На практике цифровые модуляторы строятся обычно на основе многокаскадных MASH-модуляторов [3.22-3.24, 3.28] или однокаскадных модуляторов первого [3.25] или третьего порядка [3.26,3.27]. Многокаскадные модуляторы обеспечивают абсолютную устойчивость из-за особенностей построения схемы и большее подавление шумов в области низких частот. Так, например, шумы двухкаскадного MASH-модулятора в области низких частот соответствуют примерно шумам однокаскадного модулятора четвертого порядка. Недостатком является сравнительно большая структура устройства и, следовательно, большая потребляемая мощность. Однокаскадные модуляторы при определенных условиях позволяют упростить структуру устройства. Однако построение таких модуляторов осложнено склонностью устройств к самовозбуждению, что в итоге нарушает работу синтезатора частот. Для обеспечения устойчивой работы подбираются или рассчитываются значения коэффициентов передачи цепей обратной связи и ограничивается диапазон входных сигналов модулятора. Реализация арифметических операций деления или умножения отличных от степени двойки может привести к усложнению структуры устройства.
Рисунок 3.12 - Принципиальная схема защелки блока «Div_2_AN» Ограничение диапазона входных сигналов приводит к ограничению диапазона формируемых коэффициентов деления. Недостатком обоих типов модуляторов являются паразитные гармоники в спектре выходного сигнала модуляторов, появляющиеся при формировании несущего колебания с постоянной частотой. Так как входные сигналы модуляторов не изменяются. В целом многокаскадные модуляторы позволяют уменьшить уровень паразитных гармоник относительно однокаскадных схем. На основании выше изложенного для дальнейшей разработки был выбран трехкаскадный MASH-модулятор. На рисунке 3.13 представлена блок схема готового устройства.