Введение к работе
Актуальность темы. Компьютерная технология является катализатором роста производительности труда во всех сферах общественного производства, усилителем интеллектуальной мощи общества. Это проявляется в ускорении темпов развития науки и техники, литературы и искусства, процессов производства и распространения знаний, перехода к новым технологиям.
Появление "однокристальных СуперЗВМ" - микропроцессоров 860
фирмы Intel, Alpha фирмы DEC и ряда других высокопроизводительных
вычислителей с RISC-архитектурой позволило создать мощные рабочие
станции и спроектировать относительно дешевые многопроцессорные
вычислительные системы, производительность которых стала сравнимой с
аналогичными показателями СуперЭВМ. Однако увеличение
производительности систем за счет введения дополнительного количества процессоров становится экономически неоправданным, ввиду снижения относительной доли производительности получаемой системой от добавления в нее очередного микропроцессора, по сравнению с аналогичным показателем для предыдущего добавленного микропроцессора. В такой ситуации на первое место выходят архитектуры с распределенными по узлам вычислительными ресурсами, объединенными в единую конфигурацию посредством каналов обмена данными. Однако и в этом случае, при увеличении числа узлов до определенного уровня, возникают проблемы, связанные с синхронизацией выполняемых процессов, эффективным обменом данными по каналам связи и
ДР.
Исходя из вышеперечисленных причин, в последнее время все большее внимание при разработке вычислительных систем начинает уделяться процессу эффективного распараллеливани выполнения заданий на аппаратном уровне в рамках самих микропроцессоров. Данное утверждение подкрепляется
последними разработками фирм-производителей микропроцессорной техники, вводящих а состав процессоров асе большее количество параллельно функционирующих исполнительных устройств. Однако, такое направление развития современных вычислителей чревато потерей относительной производительности аппаратных средств, вследствие неполногс использования всего имеющегося вычислительного ресурса в каждый момент времени.
В настоящее время существует весьма незначительное количестве прикладных задач, для решения которых недостаточно адресного пространстве размером 4 ГБайт, однако в некоторых крупных системах баз данных v многопроцессорных вычислительных комплексах уже ощущаются ограничена 32-разрядного адреса, ведущие к неизбежному переходу на 64-разрядные архитектуры. 8 результате такого перехода наработанное программно* обеспечение для микропроцессоров предыдущих поколений будет либ( невостребовано, либо будет выполняться недостаточно эффективно на нової аппаратуре, ввиду неиспользования асех возможностей, предоставляемы: микропроцессорами следующего поколения.
Таким образом, проблема устойчивого занятия в процессе вычислени всего имеющегося у микропроцессора исполнительного ресурса (решаемая н аппаратном уровне), минимизации накладных расходов при переключени? контекста в случае функционирования микропроцессора а мультизадачно: режиме, а также обеспечения возможности эффективного исполнени программного обеспечения, наработанного для микропроцессоре предыдущего поколения, является чрезвычайно аажной и актуальной.
Цалью работы является исследование и разработка принципов гастроения модульного перестраиваемого арифметико-логического ютройства, позволяющего за счет раздельного микропрограммного травления арифметико-логическими секциями и одновременного эбслуживания нескольких командных потоков (последовательностей), эбесечить 100-процентное использование вычислительного ресурса в каждом гакте работы арифметико-логического устройства; разработка структур модульных перестраиваемых арифметико-логических устройств на основе тредложенных принципов.
Задачи исследования. Указанная цель предопределяет необходимость решения следующих задач:
разработку основных принципов построения модульного перестраиваемого арифметико-логического устройства;
разработку метода синтеза модульного перестраиваемого арифметико-логического устройства;
- разработку способов объединения вычислительных секций в арифметико-логическом устройстве для обработки операндов, разрядность которых превышает разрядность одной вычислительной секции;
разработку критериев занятия вычислительных секций
арифметико-логического устройства одновременно обрабатываемыми
процессами для обеспечения 100-процентного использования
вычислительного ресурса в каждом такте работы арифметико-логического устройства.
Методы исследования. В работе применены методы линейного программирования, имитационного моделирования, численного анализа и статистической обработки результатов эксперимента.
Научная новизна работы состоит а следующем:
разработаны основные принципы построения модульного перестраиваемого арифметико-логического устройства, свободного от простоев составляющих его вычислительных секций;
разработан метод синтеза модульного перестраиваемого арифметико-логического устройства, позволяющий определить, в зависимости от предполагаемых к обработке форматов данных, разрядность одной вычислительной секции а составе арифметико-логического устройства, общее количество вычислительных секций в составе арифметико-логического устройства, общее количество входных командных последовательностей, одновременныя обработка которых позволит исключить простои вычислительного ресурса в синтезируемом арифметико-логическом устройстве;
- разработаны 12 способов объединения вычислительных секций в арифметико-логическом устройстве для обработки операндов, разрядность которых превышает разрядность одной вычислительной секции;
разработаны 3 критерия занятия вычислительных секции арифметико-логического устройства одновременно обрабатываемыми процессами.
Практическая ценность. На основании проделанной работы обоснована концепция построения модульных перестраиваемых арифметико-логически) устройств, позволяющих посредством реорганизации процесса проведенні вычислений, обеспечить увеличение отношения производительность аппаратные затраты в построенных на их основе вычислителях.
Реализация результатов работы. Теоретические и экспериментальны! результаты диссертационной работы получены в Московском Государственно* Институте Радиотехники, Электроники и Автоматики (Техническое Университете) в ходе выполнения НИР "Траверс". Результаты работі
внедрены Научно-Исследовательским Институтом Многопроцессорных Вычислительных Систем при Таганрогском Радиотехническом Институте им. В.Д. Калмыкова.
Апробация работы. Основные результаты диссертационной работы обсуждались на Всемирном Конгрессе ITS-92 "Информационные коммуникации, сети, системы и технологии" в рамках международного форума информатизации (Москва, 1992 г.), на Республиканской конференции "Информационные технологии и системы. Технологические задачи механики сплошных сред" (Воронеж, 1992 г.), на Международной конференции "Эволюционная информатика и моделирование" в рамках второго международного форума информатизации (Москва, 1993 г.), на Международной конференции "Технологии и системы сбора, обработки и представления информации" в рамках Конгресса "Информационные коммуникации, сети, системы и технологии" (Рязань, 1993 --г.), на Республиканской научной конференции "Информационные технологии и системы" (Воронеж, 1993г.).
Публикации. Основные результаты диссертационной работы отражены в 13 печатных работах, 1 патентной заявке и 1 научно-техническом отчете.
Структура и объем работы. Диссертационная работа состоит из введения, четырех глав, заключения, списка литературы (54 источника) и приложений, содержащих: пояснительный материал; описание тестового задания для проведения моделирования; листинга разработанных для проведения моделирования программных средств; экспериментальные данные; данные, полученные в результате проведения моделирования, акта внедрения, и состоит из 284 страниц основного текста, 32 таблиц, 71 рисунка.