Содержание к диссертации
Введение
ГЛАВА I. Способы преобразования информации отображением множеств на основе структур данных, размещаемых в запоминающем устройстве 30
I.I. Анализ возможностей выполнения элементарных операций в ЭВМ отображением множеств на основе структур данных в ЗУ 30
1.2.Табличный способ реализации многоместных логических функций от вектора двоичных переменных 38
1.3.Табличный способ реализации систем многоместных логических функций от вектора двоичных переменных..54
1.4.Способ реализации мультиветвлений в программах с использованием таблиц в едином ЗУ 62
I.5.Табличный способ выполнения поразрядных логических операций в едином ЗУ 72
1.6.Способы суммирования двоичных чисел с использованием таблиц в едином ЗУ 76
I.7.Таблично-алгоритмические способы умножения и деления двоичных чисел 82
1.8.Таблично-алгоритмические способы выполнения арифметических операций с двоично-десятичными числами..96
1.9.Особенности организации вычислительных процессов в табличных микро-ВМ.Перспективы их использования 103
1.10.Выводы III
ГЛАВА 2.Структуры операционных блоков и табличных микро-ЭВМ на-базе единого запоминающего устройства 114
2.1.Задачи и порядок рассмотрения структур 114
2.2. Структуры операционного блока на базе запоминающего устройства для табличной реализации по разрядных логических функций и операций суммирования двоичных чисел 117
2.3. Структура операционного блока для выполненияопераций умножения и деления двоичных чисел,а также операций с двоично-десятичными кодами 133
2.4. Структуры операционного блока для выполнения сложных логических преобразований с использованием таблиц в едином запоминающем устройстве 139
2.5. Особенности организации управления в табличных процессорах на базе запоминающего устройства 155
2.6. Исследование способов адресации операндов и команд в табличных процессорах 174
2.7. Унификация операционных элементов и распределение памяти в табличных процессорах 190
2.8. Структуры табличных процессоров и микро-ЭВМ . 196
2.9. Выводы 209
ГЛАВА 3. Анализ эффективности использования табличных микро-ЭВМ 212
3.1. Метод сравнительного анализа структур вычисли тельных устройств с учетом сложности их реализации на различных типах элементов 212
3.2. Анализ эффективности использования табличных процессоров при выполнении поразрядных логических преобразований,операций умножения,деления и десятичной арифметики 237
3.3. Анализ способов выполнения сложных логических преобразований в мини и микро-ЭВМ 265
3.4. Анализ эффективности использования табличных процессоров при выполнении сложных логических преобразований 286
3.5. Анализ эффективности использования табличной микро-ЭВМ 302
3.6. Выводы 306
ГЛАВА 4. Задачи автоматизации проектирования табличных микро-ЭВМ 309
4.1. Постановка частных задач проектирования табличных микро-ЭВМ 309
4.2. Язык и система логического моделирования вычислительных устройств с использованием табличных методов описания и преобразования 312
4.3. Автоматизация кодирования информации в табличных процессорах 321
4.4. Повышение надежности табличных процессоров 329
4.5. Обеспечение помехоустойчивости табличных процессоров и других вычислительных устройств в системах управления 343
4.6. Выводы 353
ГЛАВА 5. Опыт разработки и внедрения средств управляющей вычислительной техники с реализацией функций хранения и преобразования информации на базе единого запоминающего устройства 355
5.1. Специализированная микро-ЭВМ ИЦО-ПБ для числового программного управления 355
5.2. Модуль активной памяти 358
5.3. Специализированная мини-ЭВМ ИЦО-П для числового программного управления 364
5.4. Устройство числового программного управления ИЛКО-ЗМ /интерполятор линейно-круговой однородный/375
5.5. Опыт использования результатов исследований в учебном процессе 376
5.6. Выводы 380
Заключение 381
Список литературы 384
Приложение I. Примеры кодирования информации при мультиветвлениях 409
Приложение 2. Микропрограммы 412
Приложение 3. Анализ эффективности использования в ТП таблично-алгоритмических способов выполнения команд десятичной арифметики 415
Приложение 4. Акты о внедрении результатов 418
- Анализ возможностей выполнения элементарных операций в ЭВМ отображением множеств на основе структур данных в ЗУ
- Структуры операционного блока на базе запоминающего устройства для табличной реализации по разрядных логических функций и операций суммирования двоичных чисел
- Метод сравнительного анализа структур вычисли тельных устройств с учетом сложности их реализации на различных типах элементов
- Постановка частных задач проектирования табличных микро-ЭВМ
- Специализированная микро-ЭВМ ИЦО-ПБ для числового программного управления
Введение к работе
Повышение производительности труда и качества выпускаемой продукции во многих отраслях народного хозяйства существенно зависит от эффективности использования средств вычислительной техники для автоматизации процессов управления. В числе основных задач экономического развития СССР в 11-й пятилетке и в перспективе до 1990 г. предусмотрено " развитие производства и широкое применение встроенных систем автоматического управления с использованием микропроцессоров и мини-ЭВМ; расширение автоматизации проектно- конструкторских работ с применением электронно-вычислительной техники". В области технических наук поставлена задача "дальнейшего совершенствования вычислительной техники, её элементной базы и математического обеспечения, средств и систем передачи и обработки информации" flj .
Значительным вкладом в решение важной народно-хозяйственной проблемы совершенствования средств вычислительной техники (СВТ) явилось создание и освоение промышленностью универсальных программируемых средств, использующих последние достижения микроэлектроники - технологию производства больших интегральных схем. К этим средствам относятся микро-ЭВМ и микропроцессоры. Высокая надёжность, низкая стоимость, программируемость этих средств способствовала широкому использованию их в сфере управления технологическим оборудованием и технологическими процессами. Это позволило повысить производительность труда, интенсификацию технологических процессов и создало благоприятные предпосылки для комплексной автоматизации производств. Наиболее полно эти тенденции находят воплощение при создании гибких автоматических производств (ГАП), объединяющих в единую систему большое число подсистем, решающих различные задачи: автоматического управления технологиче- сними процессами,технологическими установками,транспортными операциями, складским оборудованием,распределением ресурсов,автоматизированного проектирования технологических процессов.
Такие сложные системы как ГАЇЇ и АСУТП имеют иерархическую структуру, на различных уровнях которой для реализации соответствующих алгоритмов управления используются СВТ.Требования к СВТ на различных уровнях в иерархических системах управления различны и определяются спецификой соответствующих задач.
На нижнем уровне находятся терминальные сиетемы,реализующие алгоритмы управления технологическими процессами и технологическим оборудованием.Отметим основные особенности,характерные для нижнего уровня систем управления,не зависящие от их конкретного назначения и существенные при выборе и проектировании соответствующих СВТ для реализации алгоритмов управления.
I.Большая тиражируемоеть аппаратных средств.Чем ниже уровень,в иерархии системы,тем больше число подсистем.В связи с этим на нижнем уровне предъявляются наиболее жесткие требования к стоимости используемых средств.Даже небольшая экономия здесь приводит к значительному эффекту.
2.Сравнительно большая тиражируемоеть и многократное использование программного обеспечения.При жестких требованиях к стоимости аппаратных средств это предопределяет использование кросс-средств для автоматизации программирования.
3.Жесткие ограничения на время решения задач,связанные с работой в реальном масштабе времени.
4.Высокие требования к надежности и помехоустойчивости /тысячи часов наработки на отказ/,особенно в условиях безлюдного производства.
Существенно учитывать также особенности,связанные с конкретным назначением систем управления.В данной работе исследуются вопросы организации и проектирования СВТ применительно к решению задач нижнего уровня АСУТП и ГАЇЇ механообработки,которые отличаются большим разнообразием.К ним относятся задачи формообразования, отработки технологии,адаптации и сервисные /индикация,диагностика и пр./[63,123,124,130,183,229].Для современного уровня развития технологического оборудования механообработки характерны:точноеть-- 0,001 мм,максимальное перемещение - Юм,скорость подач - 0,001 ...10000 мм/мин,увеличение числа одновременно управляемых координат до 5...10.В соответствии с динамикой приводов подач требуется обеспечить следующий минимальный цикл вычислений управляющих воздействий: Тшн = I...5 мс [120,230,233,234].
Основное время в цикле вычислений Т занимает интерполяция [63, 130,230].Для интерполяции используются различные методы:оценочной функции,ЦПД, двойного цифрового интегрирования [63,130,232].Как показывают исследования,последний метод имеет ряд преимуществ: позволяет снизить требования к производительности ЭВМ,в несколько раз уменьшить интенсивность потока выводимой из ЭВМ на объект информации, обеспечивает вычисление не только перемещений по координатам, но также скоростей и ускорений,что улучшает качество управления приводами.Однако,при этом требуется высокая точность представления данных и выполняемых с ними преобразований /38...43 двоичных разряда/.Из них 23...24 разряда необходимы для обеспечения необходимой точности механообработки и еще 14...18 разрядов - для уменьшения накапливаемой при интерполяции ошибки [63,122,136].
Задачи отработки технологии включают управление сменой инструмента, скоростью шпинделя,системой охлаждения и пр.Эти задачи относятся к задачам логического управления и сводятся к реализации систем многоместных логических функций [l74,I8l].B связи со все более широким использованием роботов для выполнения вспомогательных операций и объединением робота и станка в совместно управляє- мый модуль объем задач логического управления,решаемых терминальными системами механообработки,непрерывно возрастает [238].Для современного уровня развития систем механообработки число релейных входов и выходов,используемых для управления технологией,составляет 50...2000.Цикл сканирования входных и вычисления выходных переменных составляет десятки миллисекунд [I74J.
При решении задач формообразования требуется преобразование вводимых данных во внутреннюю форму представления.Подобные невычислительные задачи при "погружении их в логику программ" приводят к большому числу разветвлений />30$/ [122,124,136,181,62].
В соответствии с рассмотренным классом задач и условиями применения к СВТ в терминальных системах механообработки предъявляются следующие основные требования:
I.Высокая точность представления данных /38...43 разряда/.
2.Производительность: не менее 50...100 тыс. оп./с типа память -память,выполняемых с точностью согласно п.1.
3.Объем оперативной памяти: 100...200 Кбит.
4.Гибкость - возможность перенастройки с учетом особенностей решаемых задач.
5.Высокая надежность и помехоустойчивость,низкая стоимость.
6.Простота программирования,обеспечиваемая специализацией набора элементарных операций с учетом специфики ограниченного класса задач.
В терминальных системах управления технологическими объектами /а это широкая и быстро развивающаяся область применения СВТ/ наиболее остро вступают в противоречие требования повышения производительности и обеспечения низкой стоимости,высокой гибкости и надежности.Для удовлетворения этих требований требуется поиск новых архитектурных решений,соответствующих рассматриваемому классу задач.
В наиболее развитых отечественных системах ЧПУ типа /!/ таких как 2С-42,2С-85-61,2Р-22-01,в качестве основного средства используется микро-ЭВМ "Электроника 60-М".Как показывает анализ производительности и опыт эксплуатации систем ЧПУ,ресурсов одной микро ЭВМ "Электроника 60" хватает только для управления станками,содержащими не более трех координат [123,124,230].
С усложнением технологического оборудования,интенсификацией технологических процессов,интеграцией производства для решения задач нижнего уровня в иерархических системах управления требуется увеличение производительности существующих микро-ЭВМ не менее чем в 5 раз.В связи с этой проблемой существенно отметить несоответствие архитектуры существующих микро-ЭВМ общего назначения рассматриваемому классу задач механообработки.Это несоответствие заключается в следующих архитектурных особенностях микро-ЭВМ:
I.Малая разрядность.
2.Ограниченный и жестко фиксированный набор микроопераций.
3.Сложные способы адресации операндов и как следствие - значительные затраты памяти и времени для формирования исполнительного адреса.
4.Фиксированный способ адресации команд /естественная адресация/. Для увеличения точности вычислений используются программные способы /вычисления с двойной и тройной точностью/,что в 3...6 раз снижает производительность.
Ограниченный и фиксированный набор элементарных операций усложняет программирование.Использование средств автоматизации программирования, связанное с развитием "вверх"многоуровневой системы управления вычислительным процессом,снижает трудоемкость,но требует значительных затрат памяти и процессорного времени [5,226,239].
Естественная адресация команд при программировании разветвленных алгоритмов приводит к необходимости включения специальных команд условного перехода /ЛІ/ при каждом разветвлении и безусловного перехода /БП/ при каждом объединении.Эти команды служат только для реализации связей по управлению в программе.Большое число команд УЇЇ и БП приводит к увеличению затрат памяти и машинного времени.
Отмеченные особенности,характерные для всех современных микро-ЭВМ общего назначения,обусловливают их сравнительно невысокую производительность при реализации алгоритмов управления в терминальных системах механообработки.
Повышение производительности ЭВМ является одной из основных проблем вычислительной техники.В.М.Глушковым сформулированы следующие основные принципы повышения производительноети:повышение "интеллектуальности" центрального процессора,децентрализация управления периферийными устройствами,распараллеливание операций обработки /конвейерная и магистральная обработка/ с переходом к многопроцессорным сиетемам,развитие форм оперативной памяти /способов размещения данных и организации доступа к ним/ [2].При этом отмечается необходимость комплексного подхода к решению проблемы повышения производительности ЭВМ,при котором в частности учитывается трудоемкость программирования,возможность проблемной ориентации и унификации используемых средетв,возможноети современной технологии [2].
Использование процессоров с традиционной архитектурой при организации многопроцессорных систем малоэффективно и связано с усложнением программирования [240,241,242].Требуются более глубокие принципы распараллеливания вычислительных процессов,связанные с изменением архитектуры процессоров,развитием возможностей их проблемной ориентации,развитием средств коммутации связей [2,239,240,241J.
ЭВМ,в которых используется отход от архитектурных принципов Дж. фон Неймана,относят к ЭВМ 5-го поколения.При этом развивается несколько направлений организации вычислительных систем: многопрцес-сорные системы с перестраиваемой структурой [245,246,248].матричные процессоры [240,244,251],конвейерные процессоры [2,5,240,25lJ,однородные вычислительные структуры [4,6,7,9,10J,однородные коммутационные структуры [із] и др.Наиболее полно тенденции развития архитектуры ЭВМ 5-го поколения учитываются в концепции рекурсивной вычислительной машины /РВМ/ [2Д4,250_/.К числу основных принципов построения РВМ относятся следующие:
I.Гибкость внутренней структуры ЭВМ,способность динамически отражать структуру решаемых задач.
2.Произвольная сложность рекурсивно определяемых программных элементов /обобщенных машинных команд/ и элементов данных /обобщенных машинных слов/.
3.Неявное задание с помощью функциональных отношений порядка выполнения программных элементов.
На современном уровне развития вычислительной техники,согласно В.М.Глушкову,следует искать компромиссные решения,соответствующие постепенному отходу от архитектурных принципов Дж. фон Неймана,отличающихся глубокой взаимной согласованностью [2,240j.
В данной работе исследуется один из таких компромиссных подходов к созданию широкого класса средств управляющей вычислительной техники для нижнего уровня АСУТП и ГАП.Рассмотрим основные особенности и предпосылки использования предлагаемого подхода.
Вычислительные процессы в современных ЭВМ имеют сложную иерархическую структуру,что приводит к сравнительно длительному "челночному" характеру выполнения инструкций и относительно большим "накладным" расходам на управление,когда операции преобразования информации в операционном блоке занимают малую долю от всего вычислительного процесса [б,239,252J.
Очевидно,что при выполнении некоторой функции наименьшие затраты на управление имеют место в специализированном функциональном преобразователе,реализующем эту функцию.Однако,сложность функциональных преобразователей и их номенклатура быстро растут с увеличением мощности множеств {X} и {У} ,увеличиваются аппаратурные затраты и усложняется система коммутации [243,252].Поэтому в ЭВМ с традиционной структурой число элементарных операций преобразования информации невелико и их набор жестко фиксирован схемой операционного блока [5,109] .
В однородных вычислительных структурах в качестве ячейки преобразования информации используется блок,которому соответствует автомат с настраиваемой структурой в,243].Обеспечивается возможность перенастройки блока в соответствии с особенностями решаемой задачи. При этом в качестве элементарных используются более крупные операции, чем в традиционных ЭВМ.За счет этого повышается быстродействие и упрощается программирование f243,248J.Однако,при этом требуются значительные аппаратурные затраты и разработка специальных БИС.
В данной работе поставлена и исследуется проблема использования в качестве средства преобразования информации не аппаратных блоков, соответствующих автоматам с жесткой или настраиваемой структурой, а соответствующим образом организованных структур данных,размещаемых в основной памяти /ОП/.При этом операции преобразования информации выполняются отображением множеств [249J.Программно выделенная часть адресного /в общем случае и разрядного/ пространства 0П служит моделью области определения реализуемой функции.В соответствующей области накопителя записывается таблица отображения,которую можно изменять,приспосабливая к характеру решаемых задач.Реализация этого способа повышает универсальность и гибкость преобразователя.
Существенно отметить,что вследствие массовости применения и регулярности структуры БИС памяти отличаются наиболее высокими показателями: степенью интеграции,надежностью,низкой стоимостыо,контроле-способностью.Стоимость запоминающего элемента в БИС ЗУ" в несколько раз ниже стоимости логического элемента [з,64,65,I6l/.
Отображению {Х[РМ]} ^ {У^:/3} ,где Х,У- векторы,s р*>1, соответствует таблица объемом VT=2S бит.Для некоторых операций таблица отображений избыточна.Использование других средств,например сети логических элементов или программируемой логической матрицы .позволяет реализовать такие же функции в минимизированном виде,но при этом теряется универсальность.Кроме того,сложность и стоимость ЗЭ в накопителе БИС ЗУ меньше,чем сложность и стоимость логического элемента.Поэтому до определенных значений параметра р /различных для различных преобразований/ таблица в ОП экономичнее сети логических элементов или соответствующей программы.Существенно, что при программной реализации преобразования элементом является команда,содержащая одно или несколько слов,при реализации преобразования отображением множеств в ОП элементом является строка таблицы,содержащая S бит.
В соответствии с изложенным оказывается экономически выгодным расширение числа преобразований,выполняемых прямым отображением множеств,по сравнению с принятым в традиционных ЭВМ набором элементарных операций.Примерами такого расширения являются команды реализации одиночных и систем многоместных логических функций,а также мультиветвлений,заданных на наборах значений векторов двоичных переменных.Такие команды позволяют заменить целые программы реализации алгоритмов логического управления,или существенно сократить их.Эти команды позволяют существенно упростить структуру и уменьшить сложность и других программ,особенно при решении задач невычислительного характера.Это объясняется тем,что появляется возможность при составлении программы задавать сложные логические связи между отдельными подпрограммами в обобщенном виде,фиксируя с помощью введенных команд их функциональную связь.Вид же функций,определяющих связь в конкретном случае,задается соответствующей таблицей. Здесь видна аналогия с одним из упомянутых выше принципов ор- ганизации рекурсивных вычислительных машин [14].
Таблицы преобразований,компактно размещаемые в программно выделенном сегменте ОП,можно рассматривать как набор функциональных преобразователей.Коммутацию связей между "открытой памятью" /регистрами операционного устройства/ и этими "преобразователями" можно осуществить с использованием имеющейся общей для ОП системы адресации.
Для операционного устройства ЭВМ В.М.Глушковым предложена абстрактная модель многорегистрового автомата с периодически определенными преобразованиями [139,247].При использовании двоичной системы счисления период преобразований Z=I,4to соответствует поразрядным логическим функциям.При использовании других систем счисления и кодировании разрядов кортежами двоичных переменных >1.Так при работе с двоично-десятичными кодами Ъ- 4.В соответствии с этой моделью при реализации рассматриваемого подхода к организации вычислительного процесса потребуется иерархическая система формирования адреса к элементам ОП,верхняя ступень которой обеспечивает формирование общего для всех /^разрядов ОП адреса,вторая - формирование адреса в сегменте ОП независимо для групп по разрядов,нижняя -формирование адреса в сегменте ОП независимо для каждого разряда. Особенности организации БИС ЗУ с встроенными дешифраторами адреса позволяют реализовать такую систему адресации [65,66,67].В общем случае требуется адресация не только ячеек 0П,а также групп бит и отдельных бит.Общая система адресации должна быть дополнена системой мультиплексоров разрядных кодов на выходе ОП,управление которыми осуществляется от общей иерархической системы адресации.Кроме того требуются аппаратные средства для реализации межразрядных связей /сдвиги,переносы/.
В соответствии с рассматриваемым подходом все операции делятся на группы по признакам сходства форматов используемых таблиц,спосо- ба размещения их в ОП и способа адресации элементов таблиц.Предполагается аппаратурная коммутация между однотипными таблицами в ОП при выполнении команды путем соответствующего формирования обобщенного адреса.Необходимая для этого управляющая информация в максимально сжатом виде представлена в коде команды.При этом выполняемая операция определяется не только микропрограммой и структурой операционного блока,но и таблицей из соответствующей группы таблиц. Таким образом,одной команде в списке команд ЭВМ /а следовательно и микропрограмме/соответствует не одна операция,а группа операций определенного типа.Имеет место обобщение понятия команды как элемента программы.И здесь следует отметить аналогию с одним из упомянутых выше принципов рекурсивных ЭВМ.Использование таких обобщенных команд позволяет повысить "интеллектуальность" процессора без существенного усложнения блока микропрограммного управления.
В отличие от известных команд-микропрограмм мини-ЭВМ [іІ5,ІІб], где обобщение команд достигается опусканием в программах на более низкий микропрограммный уровень,в рассматриваемом случае обобщение команды достигается кодированием в ней номера /или обобщенного адреса/ используемой таблицы достаточно сложного преобразования,что соответствует переходу на более высокий по сравнению с командами традиционных ЭВМ уровень.По существу здесь используется двухуровневая интерпретация команд.Один уровень управления реализует микропрограмма, обеспечивающая необходимую последовательность микроопераций, второй уровень - управляющая информация,закодированная в команде, хранящаяся в регистре команд и обеспечивающая быструю коммутацию таблиц /динамическую перенастройку операционного устройства/. Как известно из общей теории многоуровневых систем,именно переход от одноуровневой системы к двухуровневой дает значительное уменьшение объема управляющей информации /в данном случае объема микропрограмм и программ/ [84J .
Процессоры,в которых используется рассматриваемый подход выполнения операций отображением множеств на основе таблиц,размещаемых в основной памяти,в дальнейшем называются табличными процессорами /ТП/,а соответствующие микро-ЭВМ - табличными микро-ЭВМ.
При исследовании структур табличных микро-ЭВМ в данной работе основное внимание уделяется таким,когда для размещения таблиц используется единое ЗУ с возможностью свободного перераспределения памяти между данными,программами и таблицами в зависимости от характера решаемых задач.Под единым ЗУ в дальнейшем будем понимать блок памяти /не обязательно единственный/,в котором могут вместе храниться программы,данные и таблицы преобразований.Организация микро-ЭВМ на основе единого ЗУ позволяет уменьшить номенклатуру и число БИС,число соединений,требует более простого управления.
Рис.В-1 иллюстрирует двухуровневую интерпретацию команд в ТП.Операционные блоки I и 11 обеспечиваютформирование обобщенного адреса и выделение разрядов.При этом помимо управляющих сигналов /УС/ из блока микропрограммного управления используется также код 1/"из регистра команд.
Помимо рассмотренной выше аппаратурной коммутации таблиц преобразований возможна их программная перезапись.Такая смена таблиц соответствует перенастройке операционного блока на определенный класс задан.Часть ЗУ,используемая для хранения таблиц преобразований, структурно не фиксируется и может изменяться в зависимости от задач. Таким образом,общий ресурс ЗУ может гибко использоваться для хранения программ,таблиц и данных.Это при высокой универсальности позволяет исключить избыточность,характерную для унифицированных операционных устройств с "жесткой логикой" и дополнительно снизить аппаратурные затраты.
Рассмотрим,что может дать использование табличных микро-ЭВМ при решении задач нижнего уровня АСУТП и ГАП механообработки. &инов ЗУ Qm DC
Память программ w
Средства прбіраммнаг улраоления1 Уіші {АПК} [Ь«п]
Память микропрограмм
Память операмдоо и результатов щ {AHMfeJ
Средства микропрограммного управления
Одерациамые блока I -аоормирооамаЯ Wee а [апм«1
Выёод
Структуры данных о ёийе npeodpaiaoatfUA Шмять татар W блераццомь/е блоки 1
Рис, 6*1. Органивация вычислительных процессов в табличных процессорах на основе единого ЗУ
Значительное повышение производительности при решении соответствующего класса задач дает увеличение разрядности до требуемых 40...48 разрядов.При этом рассматриваемый подход позволяет уменьшить стоимость ЭВМ за счет уменьшения сложности операционного устройства, уменьшения номенклатуры и числа БИС.
Дополнительное увеличение производительности обеспечивается уменьшением "накладных расходов" на управление за счет увеличения "интеллектуальности" процессора,а также использования /2+1/-адрес-ных команд со способами адресации,более соответствующими классу решаемых задач.
Возможность более глубокой проблемной ориентации табличных микро-ЭВМ /гибкость/ за счет перенастройки операционного блока позволяет, как отмечалось,дополнительно повышать производительность и снижать стоимость.
Уменьшение номенклатуры и числа БИС,а также использование средств и методов повышения надежности ЗУ /наиболее полно разработанных/ обеспечивает повышение надежности табличных микро-ЭВМ.
Таким образом,предлагаемый подход к организации ЭВМ позволяет более полно удовлетворить сформулированные выше требования,отражающие специфику рассматриваемого класса задач.
Следует отметить,что предлагаемый подход к организации СВТ не противоречит,а удачно сочетается с существующими направлениями организации вычислительных систем и способами повышения их производительности. Как будет показано в работе,табличные микро-ЭВМ,реализованные в виде блоков "активной памяти" и снабженные средствами подключения к двум независимым системам шин,обеспечивают широкие возможности организации многопроцессорных систем,удачно сопрягаются с микро-ЭВМ общего назначения и могут рассматриваться как гибкое средство расширения функциональных возможностей и вычислительных ресурсов существующих ЭВМ,особенно приспособленное для ис- пользования на нижнем уровне иерархических систем АСУТП и ГАП.
Предложенные способы выполнения преобразований с помощью таблиц в ЗУ имеют и ряд недостатков,ограничивающих область их применения. Выполнение любого типа преобразований при этом требует обращения к ЗУ.Аналогичное преобразование в специализированном операционном устройстве может быть выполнено быстрее.Поэтому применение предложенных способов выполнения традиционного набора операций,для которых имеются эффективные специализированные средства,оправдано лишь в тех случаях,когда требуется снизить стоимость операционного блока, повысить его гибкость и надежность.Таким случаем и являются многоразрядные специализированные микро-ЭВМ для нижнего уровня АСУТП и ГАП.Выполнение же операций с векторами двоичных переменных прямым отображением множеств на основе таблиц в ЗУ имеет более широкую сферу применения и может быть использовано в различных ЭВМ.
Существенно отметить,что выполнение операций отображением множеств, связанное с переходом от структур функциональных преобразователей к структурам данных о виде преобразований,дает возможность выполнения преобразований над числами с нетрадиционной системой счисления.Для определенных применений это открывает дополнительные возможности повышения производительности.В данной работе этот аспект подробнее не рассматривается и представляет предмет для дальнейших исследований.
В соответствии с изложенным в работе поставлена цель: создание СВТ /в частности микро-ЭВМ/ для нижнего уровня АСУТП и ГАП механообработки, отличающихся высокой производительностью,гибкостью и унификацией при относительно низкой стоимости.
Для достижения этой цели используется новый способ преобразования информации в ЭВМ - отображением множеств,связанный с ним новый способ интерпретации команд - двухуровневая интерпретация на основе структур данных /таблиц преобразований/,размещаемых в едином зало- минащем устройстве,новые структуры операционных устройств и микро-ЭВМ. При проектировании предложенного класса СВТ возникает ряд новых задач: разработка и размещение таблиц преобразований,кодирование управляющей информации,автоматизация программирования при многоадресных командах и др.Таким образом можно считать,что в работе предложено новое направление организации микро-ЗВМ,в которых преобразование информации задается соответствующей организацией структур данных,размещаемых в едином ЗУ.
Основные отличия нового класса микро-ЭВМ,названных в работе табличными, проявляются в следующих принципах их организации:
I.Использование отображения множеств с помощью таблиц,размещаемых в едином ЗУ,как способа выполнения элементарных операций преоба-зования информации в операционном устройстве ЭВМ.
2.Независимое и многоместное использование разрядных сечений программно выделенных сегментов ЗУ для плотного размещения разноформатных таблиц преобразований.
3.Иерархическое построение системы формирования адреса,обеспечивающее мультиадресное обращение к ЗУ с использованием независимых дешифраторов адреса в отдельных разрядах или группах разрядов.
4.Обобщение команд на основе их двухуровневой интерпретации с использованием таблиц в ЗУ,микропрограмм и управляющего кода из регистра команд,обеспечивающего выбор требуемой таблицы. б.Настраиваемость операционного блока сменой таблиц преобразовании.
6.Инвариантность организации операционного блока к любым типам одноразрядных БИС ЗУ без внесения в них каких-либо изменений.
Следует заметить,что идея возможности независимого использования разрядных сечений для выполнения поразрядных логических операций в ПЗУ была впервые высказана в работе [99].Однако,при предложенной в [99] структурной реализации она не получила развития.Автором независимо была предложена аналогичная идея для выполнения операций в ОЗУ,но с иным структурным решением,соответствущим сформулированным выше принципам организации табличных микро-ЭВМ [I0IJ.Более подробно отличия упомянутых структур рассмотрены в разделе 2.2.
Рассмотрим более подробно отличия предложенного и исследуемого в данной работе нового класса структур от наиболее близких ранее изученных,к которым можно отнести многофункциональные регулярные вычислительные структуры /МРВС/.функциональные блоки на основе БИС ПЗУ и ОЗУ,функционально-ориентированные процессоры.
Основные принципы МРВС - многофункциональность и регулярность [іі]. С использованием этих принципов сформулирована общая стратегия построения структур СВТ,позволяющая уменьшить номенклатуру элементов и узлов,и предложен ряд структур,из которых наиболее изучены структуры с многофункциональными запоминающими устройствами на магнитных сердечниках [II,17,18,19,20].
Возможность построения ЭВМ со структурой,характерной для оперативной памяти,впервые была отмечена Э.В.Евреиновым fl6j.Исследования МРВС на основе ОЗУ проводились в нескольких организациях: ЛЭТИ им. В.И.Ульянова /Ленина/ [11,17],ИК АН УССР [і8,І9],ЛПИ им. М.И.Калинина [20,2l].
Постановка проблемы и наиболее общие результаты исследований МРВС принадлежат группе ученых из ЛЭТИ им.В.И.Ульянова /Ленина/, возглавляемой профессорами В.Б.Смоловым и Е.П.Балашовым [ll,17].
В ЛПИ им.М.И.Калинина исследования,связанные с направлением МРВС,выполнялись с 1967 г. в группе,возглавляемой профессором В.Г. Колосовым.Эти исследования проводились применительно к конкретной области использования МРВС - на нижнем уровне АСУТП.Автор с самого начала работ в этом направлении принимал участие в исследованиях, разработках и внедрении в серийное производство устройств ЧПУ на базе единого ЗУ.Полученные результаты опубликованы в работах [20...61,217].
Работы по МРВС оказали существенное влияние на формирование взглядов автора в вопросах организации и проектирования СВТ для решения задач нижнего уровня АСУТП и ГАП.Они и послужили начальным толчком исследований,которые привели к рассматриваемому в данной работе новому направлению организации микро-ЭВМ.Однако,еще большее влияние при этом оказало осознание принципиальных отличий организации вычислительного процесса в табличных микро-ЭВМ по сравнению с МФЗУ и традиционными микро-ЭВМ,а также тех дополнительных возможностей, которые с этими отличиями связаны.Этому автор в значительной мере обязан работам В.М.Глушкова [2,14,113,139,147,227, 247],И.В.Прангишвили [8,9,Ю,245,246,248],Э.В.Евреинова [4,6,8], А.В.Каляева [іЗ,243],С.А.Майорова [90,109,238],З.Л.Рабиновича [239,244],Э.Таненбаума [б]и др.
Сходство табличных микро-ЭВМ с МРВС заключается в том,что в обоих случаях в качестве основного средства используется ЗУ.
Однако,между этими классами структур имеются существенные отличия, обусловленные отличиями в самом подходе к выполнению элементарных операций и организации вычислительного процесса.В МФЗУ более полно,чем в обычном ЗУ,используются функциональные возможности ЗЭ [її,17,20] .Элементарные операции преобразования информации выполняются при записи и чтении.При этом числовая информация передается по разрядному тракту ЗУ.В общем случае при этом требуется внесение изменений в адресную и разрядную системы ЗУ [II,17,20]. В табличных микро-ЭВМ ни 33 ни БИС ОЗУ не используются многофункционально, т. е. не используются режимы работы,отличные от тех,которые имеют место в обычных ЗУ.В них используется рассмотренный выше принцип выполнения операций отображением множеств.При выполнении операций аргументы проходят через адресную сиетему,организованную по иерархическому принципу и включающую дешифраторы адреса,встроенные в БИС ЗУ.Аргументы участвуют в мультиадресном обращении к спе- циальным образом организованным структурам данных.При этом обеспечивается расширение набора элементарных операций и возможностей проблемной ориентации СВТ.Отличия структур табличных микро-ЭВМ от МФЗУ отражены в перечисленных выше принципах их организации.
Возможность использования БИС ПЗУ и ОЗУ в качестве универсального функционального преобразователя сразу привлекла внимание исследователей и разработчиков СВТ как способ унификации элементов [69,70,72,73].Однако,при таком подходе к организации функциональн ных блоков возникают затруднения,связанные с унификацией БИС ПЗУ /ОЗУ/ для функций от различного числа аргументов,так как сложность таблиц преобразований находится в степенной зависимости от числа аргументов [И,69].Для преодоления этих затруднений рассматривались различные способы декомпозиции реализуемых функций,каскадного включения БИС ПЗУ /ОЗУ/,а также способы таблично-алгоритмической реализации с помощью функционально-ориентированных процессоров [69, 70,72,73,81,IIJ.Существенно отметить,что при этом в структуре ЭВРЛ для выполнения узко специализированных видов преобразований используются отдельные блоки /функциональные преобразователи или функционально-ориентированные процессоры/.Основное отличие рассматриваемого в данной работе направления заключается в переходе от блоков преобразования информации к структурам данных в едином ЗУ.
В соответствии с поставленной целью и выбранным направлением исследований на защиту выносится следующее основное положение.
Предложенные способы выполнения операций преобразования информации отображением множеств на основе структур данных,размещаемых в едином запоминающем устройстве,позволяют создать новый класс программируемых средств вычислительной техники - табличные микро-ЭВМ, отличающиеся увеличением разнообразия и укрупнением элементарных операций,широкими возможностями изменения функционального содержания команд преобразования информации,использованием обобщен- ных команд,обобщенным заданием связей по управлению в программах в виде функциональных отношений.При решении задач управления на нижнем уровне АСУТП и ГАП механообработки табличные микро-ЭВМ в сравнении с существующими средствами обеспечивают более высокую производительность при относительно низкой стоимости,высокой гибкости и унификации.
На защиту выносятся также положения,развивающие основное и определяющие эффективность табличных микро-ЭВМ.
I.Предложенная в работе двухуровневая интерпретация команд с использованием таблиц преобразований,размещаемых в едином ЗУ,позволяет обобщить команды,как элементы программирования,во много раз расширить разнообразие элементарных операций,соответствующих командам, и выполнять их наиболее эффективным способом - прямым отображением множеств,что повышает интеллектуальность и производительность процессора и упрощает программирование.
2.Независимое и многоместное использование разрядных сечений программно выделенных сегментов ЗУ для размещения с плотной упаковкой разноформатных таблиц* преобразований позволяет уменьшить затраты памяти на хранение таблиц и обеспечивает эффективное использование имеющихся в ЗУ дешифраторов адреса для коммутации связей между операндами и элементами таблиц /результатами преобразований/,но при этом требует иерархической системы формирования обобщенного адреса для мультиадресного обращения к ЗУ.
3.Увеличение разрядности табличных микро-ЭВМ в сравнении с существующими, использование /2 + 1/-адресных команд и рекомендованных в связи с увеличенной разрядностью способов адресации:прямой адресации операндов,принудительной и предложенной в работе квазисоседней адресации команд позволяют в несколько раз повысить производительность и уменьшить затраты памяти при решении задач нижнего уровня АСУТП и ГАП механообработки.Использование табличных способов выполнения операций на основе ЗУ и уменьшение за счет этого сложности операционного блока в микро-ЭВМ большой разрядности приводит к значительному уменьшению стоимости и снижает цену условной единицы быстродействия.
4.Выполнение операций отображением множеств на основе таблиц преобразований в ЗУ повышает гибкость микро-ЭВМ за счет дополнительной возможности проблемной ориентации - перенастройки операционного устройства сменой таблиц,а также повышает экономичность микро-ЭВМ за счет возможности гибкого перераспределения общего ресурса ЗУ между таблицами,программами и данными в соответствии с характером решаемых задач.
5.Использование предложенных в работе обобщенных команд мультиве-твления упрощает программирование алгоритмов со сложными логическими связями,т.к. позволяет задавать при программировании эти связи в виде обобщенных функциональных зависимостей,а саму зависимость представить вне программы таблицей.Использование такого подхода в сравнении с традиционным,основанным на командах условного перехода,позволяет также уменьшить затраты памяти и процессорного времени.
6.Использование таблиц для описания мультиветвлений,отражающих сложные логические зависимости между группами переменных,позволяет создать компактный и наглядный язык описания структур вычислительных устройств,содержащих блоки различной сложности.
7.Табличные способы реализации мультиветвлений вычислительных процессов позволяет повысить производительность и уменьшить затраты памяти не только при реализации алгоритмов управления в терминальных ЭВМ,но и при моделировании структур вычислительных устройств на универсальных ЭВМ в САПР. Обоснование выдвинутых положений требует рассмотрения следующих задач: І.Декомпозиция различных типов операций в соответствии со способами их выполнения отображением множеств на основе таблиц в ЗУ.
2.Сравнительный анализ возможных способов размещения таблиц для различных типов операций,определение требований к аппаратным средствам формирования адреса и выделения разрядов.
3.Структурная организация операционного блока для выполнения операций отображением множеств,разработка форматов команд и способов кодирования управляющей информации для выбора таблиц,анализ микропрограмм.
4.Унификация средств,используемых для формирования адреса и выделения разрядов в различных типах операций.Структурная организация табличных процессоров и микро-ЭВМ.
5.Исследование особенностей организации управления вычислительными процессами в табличных микро-ЭВМ.Сравнительный анализ различных способов адресации операндов и команд.
6.Разработка метода сравнительного анализа структур вычислительных устройств с учетом сложности реализации на различных типах элементов.
7.Анализ эффективности использования предложенных структур для решения задач нижнего уровня АСУТП и ГАЇЇ.
8.Разработка языка первичного описания СВТ и принципов организации системы моделирования с использованием таблиц.
9.Автоматизация кодирования информации с использованием кросс-средств при разработке таблиц и программ в табличных микро-ЭВМ.
10.Повышение надежности табличных микро-ЭВМ за счет использования временной и аппаратурной избыточности.
II.Повышение помехоустойчивости табличных микро-ЭВМ. При решении перечисленных задач использованы положения и методы следующих фундаментальных теорий:теории множеств,алгебры,комбинаторики, теории конечных автоматов,теории алгоритмов,математической статистики,теории вероятностей и случайных функций,теории надежности.
Работа имеет следующую структуру.В главе I рассмотрены способы выполнения операций отображением множеств / задачи 1,2/,в главе 2 - структуры операционных устройств,процессоров и ЭВМ,Л задачи 3,4, 5/,в главе 3 - анализ эффективности предложенных структур / задачи б,7/,в главе 4 - задачи автоматизированного проектирования табличных микро-ЭВМ / задачи 8...II/,в главе 5 - опыт разработки и внедрения ЭВМ с использованием полученных результатов.
В основу работы положены результаты,полученные автором в ходе исследований,проводимых в соответствии с планом хоздоговорных и госбюджетных НИР,выполненных в ЛПИ им.М.И.Калинина на кафедре "Автоматика и вычислительная техника" в период с I960 по 1984 г.Регистрационные номера НИР приведены в гл.5.Исследования в НИР выполнялись в соответствии со следующими целевыми комплексными программами:
Щелевая комплексная программа автоматизации отраслевого производства /организации и/я B-25I2/.B нее на основании перспективного плана работ на I98I...I985 гг. по "созданию и внедрению отраслевых программируемых систем ЧПУ" включена тема "Исследование,разработка и внедрение в АСУТП отраслевых программируемых систем ЧПУ на базе однородных управляющих мини-ЭВМ типа ИЦО-П".
2.Координационный план научных исследований по проблемам автоматизированного проектирования в области машиностроения /приказ MB и ССО СССР В I2II от 29.12.1978г./ п.1.4.2.1.22 "Разработка системы автоматизации программирования для управляющих мини-ЭВМ в системах ЧПУ станками". 3.Комплексная программа "Микропроцессоры и микро-ЭВМ" /приказ MB и ССО СССР №- 769 от 24.07.81/.Раздел II-3.Моделирующие системы и программы.
Некоторые из перечисленных выше задач были решены в трех кандидатских диссертациях,выполненных под руководством автора.Для них в данной работе приводится только постановка и основные результаты, даются соответствующие ссылки на работы аспирантов.
Проведенные в работе исследования можно рассматривать как новое перспективное направление организации микро-ЭВМ,в которых преобразование информации задается соответствующей организацией структуры данных,размещаемых в едином ЗУ.
Анализ возможностей выполнения элементарных операций в ЭВМ отображением множеств на основе структур данных в ЗУ
В первой главе в соответствии с поставленной целью и выбранным направлением исследований рассматриваются основные теоретические вопросы организации табличных микро-ЭВМ: доказательство возможности выполнения элементарных операций отображением множеств на основе структур данных /таблиц/,размещаемых в ЗУ, декомпозиция различных типов операций, анализ и оптимизация способов размещения таблиц в ЗУ, оценки затрат памяти и ограничений на размерность задач преобразования,выполняемых отображением множеств, определение требований к средствам формирования адреса и выделения разрядов, обеспечивающим эффективный доступ к элементам таблиц.
В разделе І.І доказывается возможность выполнения элементарных операций в ЭВМ отображением множеств на основе таблиц,размещаемых в ЗУ,определяется соответствующий подход к организации структур данных и методов доступа к ним.
Наиболее общая модель операционного устройства /07/ ЭВМ предложена В.М.Глушковым в виде многорегистрового операционного автомата [l39,247J.Она включает конечное множество регистров,на множестве состояний М которых определены элементарные операторы и логические условия.Каждый абстрактный регистр может иметь свой алфавит. Буквы алфавита кодируются кортежами из р двоичных переменных,/ »1. Элементарный оператор задает отображение М —М,а логическое условие задает отображение М - {0,l].
Отображение множеств М - -М в общем случае может быть задано системой функций: где fti - число разрядов в Счл регистре, к- число регистров в ОУ, 2$е - значение -го разряда s-ro регистра, у.. - полученное в результате отображения значение j-го разряда в ічл регистре.
С целью упрощения ОУ при выполнении операций в ЭВМ используется алгоритмический способ,в основу которого положены математические структуры арифметики и булевой алгебры.При этом выбирается некоторый набор элементарных операций.Не всякое отображение М - М может быть элементарным оператором. Для этого оно должно быть простым,то есть "функции &и должны фактически зависеть лишь от относительно небольшого числа своих аргументов"[2A7].
Для выполнения достаточно сложных арифметических преобразований используются относительно простые каскадные схемы. Особо выделяется случай каскадных схем, у которых все каскады, соответствующие разрядам чисел, одинаковы.С такими схемами связано понятие периодически определенных преобразований, предложенных В.М.Глушковым fl39].Рассматриваются многорегистровые и ,как частный случай,однорегистровые операторы. Как известно, в ЭВМ в качестве элементарных используются лишь унарные и бинарные операции.
Многорегистровый оператор / — fK К (л ,..л ) полностью определяется порождающей функцией CC/f... Х т)ж коэффициентами kf ...k. Порождающая функция задает способ вычисления любого разряда результата / ,то есть задает периодически повторяющееся преобразование. Коэффициент kj определяет смещение номеров разрядов j-ro регистра, от которых фактически зависит значение і-го разряда результата / , относительно этого і-то разряда (247).
Структуры операционного блока на базе запоминающего устройства для табличной реализации по разрядных логических функций и операций суммирования двоичных чисел
Организация операционного блока для табличной реализации поразрядных логических функций основана на идее одновременного обращения к различным разрядам ОЗУ по разным адресам, т.е. на использовании своеобразного "мультиадресного" режима обращения к памяти, что возможно при наличии встроенных дешифраторов адреса в БИС ОЗУ с поразрядной организацией. Предложенные структуры 101,102,103, 104 J позволяют расширить номенклатуру поразрядных логических операций за счет включения таких, при которых реализуемые логические функции не во всех разрядах одинаковы. Кроме того, исключается РМУ как самостоятельный блок; за счет перенесения основных функций, выполняемых в нем, в накопитель единого ЗУ повышается регулярность структуры и экономичность операционного блока, уменьшается зависимость стоимости процессора от числа разрядов, что существенно при увеличении разрядности в управляющих микро-ЭВМ.
Рассмотрим требования к структуре операционного блока при реализации поразрядных логических функций табличным способом согласно (1.31) (см. раздел 1#5).
1. Для хранения информации, необходимой для формирования адресов п І , і - 1,11 требуются регистры с общим числом элементов памяти 2/1 + ГП
2. Необходимы не менее двух режимов работы: формирование одинаковых кодов адреса во всех одноразрядных блоках памяти при выборке ячейки накопителя по заданному адресу Д ; формирование различных кодов адреса в пределах сегмента из 4-х ячеек в функции от адреса ft [її : 3 J сегмента с таблицей реализуемой функции и двух ҐІ -разрядных операндов.
3. Необходимо обеспечить независимую адресацию ячеек накопителя после выборки одного или двух операндов и размещения их в регистрах, используемых для формирования адреса.
Последнее условие связано с обеспечением возможности выполнения функций хранения и преобразования информации на базе единого накопителя ОЗУ.
Рассмотрим различные варианты структур для формирования адреса накопителя, построенного из одноразрядных блоков памяти с встроенными дешифраторами адреса, что характерно для наиболее перспективных выпускаемых отечественной промышленностью БИС ОЗУ.
Метод сравнительного анализа структур вычисли тельных устройств с учетом сложности их реализации на различных типах элементов
В соответствии с системным подходом к проектированию при выборе из нескольких альтернативных вариантов структур решения должны приниматься с использованием критериев, основанных только на общепринятых показателях стоимости, производительности и надежности /"153;. Значения этих показателей зависят не только от структурных решений, но и от выбранной системы элементов и технологического способа реализации. В связи с успехами микроэлектроники в настоящее время имеется большое разнообразие элементов, отличающихся стоимостью, быстродействием и надежностью [3, 64, 65] . Увеличение разнообразия возможных реализаций структур затрудняет оценку их эффективности на этапе системного проектирования. В связи с этим возникает актуальная задача разработки метода сравнительного анализа структур вычислительных устройств с учетом сложности их реализации на различных типах элементов. Решению этой задачи и посвящен данный раздел. Рассматриваемый метод анализа основан на переходе от абсолютных показателей к относительным, а также на использовании показателей функциональной сложности, определяемых по.алгоритму функционирования реализуемых блоков, и обобщенных относительных характеристик различных типов элементов, полученных в результате разработки и исследования элементов вычислительной техники и опубликованных фирмами-изготовителями б4, 65 J . Использование сравнительно небольшого числа обобщенных показателей в предлагаемом методе анализа структур [l68 J позволяет на этапе выбора структуры исключить необходимость разработки принципиальных схем и использования ценников, что существенно снижает трудоемкость обоснования решений. Сравнительный анализ структур актуален не только при создании новых специализированных микро-ЭВМ для автономных одноуровневых систем управления, но и при выборе средств для расширения вычислительных ресурсов общепромышленных мини и микро-ЭВМ в иерархических системах управления.
В последующих разделах гл.З проводится анализ эффективности предложенных в глД способов преобразования информации и предложенных в гл.2 структур с использованием рассматриваемого в данном разделе метода.
Производительность ЭВМ наиболее часто оценивается по среднему времени Т выполнения машинной команды, которая определяется по смеси команд для соответствующего класса решаемых задач [109, 139, 154, 155 J . Выбор критерия оптимизации структур зависит от конкретных условий проектирования. Выделим основные случаи.
Постановка частных задач проектирования табличных микро-ЭВМ
Предложенные в работе новые способы преобразования информации, структуры операционных устройств и связанные с ними особенности управления вычислительным процессом приводят к определенным отличиям в проектировании табличных микро-ЭВМ.В данном разделе выделяются те частные задачи проектирования, характерные для табличных микро-ЭВМ и рассматриваемой в работе области их использования,которые требуют специальных исследований.В последующих разделах приводятся результаты этих исследований.
На этапе системного проектирования ЭВМ разрабатывается архитектура и выбираются основные принципы реализации блоков [87,II3,I30J. При производстве средств ВТ с использованием технологии БИС большое значение имеет их унификация и уменьшение номенклатуры.Унификация средств преобразования информации неизбежно связана с определенной фиксацией функциональных возможностей и ряда параметров , что в ряде случаев применения снижает производительность.Это относится и к микро-ЭВМ общепромышленного назначения. Альтернативой универсальных средств являются средства специализированные,структура которых соответствует структуре решаемой задачи. Универсальные и специализированные средства образуют диалектическую пару. Влияя друг на друга,они способствуют их поступательному развитию. Недостатком специализированных средств является их широкая номенклатура и трудности унификации. Применение табличных микро-ЭВМ, предложенных и исследуемых в настоящей работе,позволяет в значительной мере уменьшить эти недостатки. Выполнение преобразования информации на основе структур данных,размещаемых в едином ЗУ, позволяет повысить гибкость,производительность ТП и унификацию используемых элементов и узлов/171]. Поэтому с помощью предложенных структурных решений и способов преобразования информации может быть создано универсальное унифицированное средство (модуль активной памяти) для построения широкого класса специализированных микро-ЭВМ, однопроцессорных и мультипроцессорных ВС, а также для расширения ресурсов памяти и функциональных возможностей существующих мини и микро-ЭВМ. Структура, основные принципы построения и использования модуля активной памяти были рассмотрены в разделе 2.8. Наиболее перспективно применение этих средств на нижнем уровне АСУТП и ГАП, где задачи специализации особенно актуальны. Анализ эффективности использования структур ТП применительно к системному этапу проектирования был рассмотрен в гл.З.
При логическом проектировании в настоящее время широко используется метод стандартной реализации [85 ] , когда большинство блоков структуры реализуется на основе унифицированных стандартных средств. Однако, наряду с типовыми блоками, реализуемыми в виде БИС (ОЗУ, ПЗУ, ПЛМ, МП), в структурах специализированных ЭВМ всегда имеются и нестандартные блоки, часто реализуемые с помощью СИС и ИС, предназначенные для коммутации, осуществления связей, выполнения некоторых специальных функций, зависящих от назначения ЭВМ.
Развитие элементной базы и подходов к организации структур цифровых устройств приводит к существенным изменениям в методах логического проектирования [85, 130 J . Синтез не может быть полностью формализован и автоматизирован. Разработанные методы автоматического синтеза находят ограниченное применение [85,87, 140,162/. При проектировании используется автоматизация лишь отдельных частных задач синтеза. Число таких задач и методы их решения постоянно развиваются [85,130 J в соответствии с развитием элементной базы и подходов к организации структур.
Специализированная микро-ЭВМ ИЦО-ПБ для числового программного управления
ИЦО-ПБ /интерполятор цифровой однородный программируемый на базе БИС ОЗУ/ представляет собой специализированную табличную микро-ЭВМ для систем ЧПУ многокоординатными станками и агрегатами типа "обрабатывающий центр".Разработка ИЦО-ПБ выполнена под руководством автора в соответствии с планом НИР .№ 801202.
По принципам организации ИЦО-П-Б соответствует микро-ЭВМ с универсальным табличным процессором /см. раздел 2.8/ Структурная схема ИЦО-П-Б приведена на рис.5-1. Она содержит блоки: устройство хранения и преобразования информации (УХПИ), устройство управления (УУ), канал, устройства сопряжения (УС ), внешние устройства (ВУ; ), шины данных (ЩЦ) и обмена (ШО). Накопитель УХПИ имеет объем У = (8 х 40)К бит и реализован на БИС ОЗУ К565 РУ1А. Схемы обрамления накопителя в УХПИ и блоки УУ выполнены на ИС серии К155, устройства сопряжения - на ЙС К1КТ902. В ИЦО-П-Б реализованы рассмотренные в работе (гл.1) табличные способы выполнения основных операций, включая сложные логические преобразования. Среднее время выполнения различных команд соответствует оценкам, полученным в главе 2 и выраженным через Т0 - время обращения к памяти. В ИЦО-П-Б цикл обращения к памяти содержит 5 тактов, длительность такта Гг= 0,2 мкс, при этом Т0 = 1 мкс. Более подробно принципы организации и устройство ИЦО-П-Б описаны в (136, 143 J .
Исследования ИЦО-П-Б и опыт программирования задач управления подтверждают правильность положений, выдвинутых в данной работе. Табличный процессор, организованный на базе единого ЗУ, представляет собой эффективное средство для реализации задач управления на нижнем уровне АСУТП, отличающееся высоким уровнем унификации элементов и узлов, ориентацией на наиболее совершенные и массовые БИС - БИС ОЗУ, высокой производительностью, широкими возможностями приспосабливания к определенному классу задач.
