Исследование и разработка методов автоматизации проектирования СФ-блоков, обеспечивающих восстановление работоспособности устройств памяти Саргсян Вреж Каренович

Содержание к диссертации

Введение

Глава 1. Обзор существующих методов восстановления работоспособности устройств памяти 12

1.1 Этапы оптимизации выхода годных микросхем 12

1.2 Оптимизация выхода годных устройств памяти 15

1.3 Современные методы восстановления работоспособности устройств памяти 16

1.3.1 Этапы восстановления работоспособности устройств памяти 17

1.4 Различные встроенные подходы к восстановлению работоспособности устройств памяти 20

1.4.1 Аппаратное восстановление работоспособности памяти 21

1.4.2 Программное восстановление работоспособности памяти 22

1.4.3 Самовосстановление работоспособности памяти 22

1.5 Обзор стандартов тестопригодного проектирования 23

1.6 Стандарт IEEE 1149.1-2013 - Порт тестового доступа и архитектура граничного сканирования 25

1.7 Исследование архитектуры стандарта IEEE 1500 29

1.8 Инфраструктурный СФ-блок, реализующий восстановление работоспособности систем памяти 33

1.8.1 Архетиктура обертки памяти - mwrapper 34

1.8.2 Управление процесса восстановления работоспособности систем памяти... 36

1.9 САПР для создания HDL-описаний 36

1.10 Выводы по первой главе 37

Глава 2. Разработка метода оптимального проектирования анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти 39

2.1 Анализ возможности восстановления работоспособности устройств памяти. 39

2.2 Алгоритмы анализа возможности восстановления з

2.3 Метод проектирования анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти 46

2.4 Практическая реализация схемы анализатора 49

2.4.1 Принцип работы базовых модулей 55

2.4.2 Принцип работы основных модулей 55

2.5 Анализ результатов моделирования и синтеза 55

2.6 Выводы по второй главе 60

Глава 3. Исследование и разработка маршрутов восстановления работоспособности систем памяти 61

3.1 Маршрут восстановления работоспособности систем памяти 61

3.2 Логическая схема, осуществляющая трансфер инструкций по восстановлению работоспособности памяти 66

3.3 Маршрут восстановления работоспособности систем памяти с применением принципа контейнера 69

3.4 Результаты моделирования схемы FCU-контроллера с применением принципа контейнера 72

3.5 Маршрут восстановления работоспособности систем памяти с применением принципа выборочного контейнера 75

3.6 Результаты моделирования схемы FCU-контроллера с применением принципа выборочного контейнера 79

3.7 Выводы по третьей главе 82

Глава 4. Разработка программного обеспечения для генерации Verilog-описаний СФ-блоков, реализующих восстановление работоспособности устройств памяти 83

4.1 Описание программы BISR COMPILER 83

4.2 Входные конфигурационные параметры программы BISR COMPILER 85

4.2.1 Определение параметров анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти 86

4.2.2 Определение параметров FCU-контроллера 87

4.3 Ядро программы BISR COMPILER 88

4.4 Список шаблонов программы BISR COMPILER 90

4.5 Маршрут проверки Verilog-описаний с помощью программы BISR COMPILER 91

4.6 Оценка эффективности программы BISR COMPILER 93

4.7 Выводы по четвертой главе 100

Заключение 102

Обозначения и сокращения 104

Список литературы

• Этапы восстановления работоспособности устройств памяти
• Алгоритмы анализа возможности восстановления
• Маршрут восстановления работоспособности систем памяти с применением принципа контейнера
• Определение параметров анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти

Введение к работе

Актуальность темы.

Встроенные устройства памяти считаются одним из основных компонентов современных систем на кристалле (СнК). Система памяти, за счет большой плотности размещения и значительной площади, занимаемой ею на кристалле, является заметным источником дефектов изготовления, снижающим процент выхода годных микросхем [1, 2]. Таким образом, одной из наиболее актуальных задач в разработке СнК является создание методов восстановления работоспособности устройств памяти, обеспечивающих приемлемый уровень выхода годной памяти и, как следствие, СнК в целом. В диссертационной работе рассматриваются задачи восстановления работоспособности встроенных в кристалл энергозависимых устройств памяти.

Традиционные подходы, использующие внешнее, по отношению к тестируемой микросхеме, оборудование (Automated Test Equipment -ATE), не могут эффективно решать вопросы восстановления работоспособности устройств памяти. Для оптимизации процента выхода годной памяти осуществляется внедрение набора сложных функциональных блоков (СФ-блоков, IP-блок), получивших название инфраструктурных СФ-блоков (Infrastructure IP, I-IP) [3, 4]. Они включаются в конструкцию ИС и используются во время различных фаз реализации изделия. Большинство из известных IP блоков являются функциональными, например, встроенный процессор, ЗУ, аналоговые ядра и т.д. Инфраструктурные СФ-блоки не являются функциональными. Они встраиваются в ИС исключительно с целью обеспечения надежности и ориентированы на комплексное решение проблемы тестирования и восстановления работоспособности компонентов СнК. Главным достоинством инфраструктурных СФ-блоков является минимальное использование внешнего дополнительного оборудования, относительно небольшая стоимость, а также возможность тестирования и восстановления устройства конечным пользователем. В развитии методологий встроенного тестирования и восстановления существенным является создание стандартов тестопр иго дно го проектирования [5-7].

С увеличением объемов памяти на кристалле осложнились также задачи, связанные с их тестированием и восстановлением. В рамках

встроенных методов восстановления работоспособности памяти можно выделить следующие основные проблемы:

встроенный анализ возможности восстановления (Built-in Repair-Analysis, BIRA) и генерация инструкций по восстановлению;

загрузка инструкций по восстановлению в устройства памяти, переконфигурация матрицы или ее отдельных частей;

перезагрузка инструкций по восстановлению в устройства памяти после переключения напряжения питания системы памяти.

Процесс анализа возможности восстановления состоит из выявления дефектных элементов матрицы памяти (строк и/или столбцов), которые должны быть заменены доступными избыточными компонентами. Анализ возможности восстановления и генерация инструкций по восстановлению являются функцией анализатора (BIRA-контроллера). Основная задача анализатора - оптимальное покрытие дефектных элементов памяти минимальным количеством избыточных элементов. На его долю обычно приходится основная часть дополнительного оборудования, следовательно, главное требование, которое к нему предъявляется, в дополнение к указанным функциям -компактность. С увеличением количества избыточных элементов, однако, осложняются структуры анализаторов и увеличиваются их физические размеры. Таким образом, в работе рассматриваются алгоритмы анализа возможности восстановления работоспособности памяти, методы их реализации и предлагается новый метод проектирования анализатора.

Одним из важных параметров процесса восстановления работоспособности памяти является продолжительность его выполнения. На этапах оптимизации процента выхода годных продукций на производственных линиях микросхемы поэтапно подвергаются разным испытаниям (перегрев, изменение номинального напряжения питания и т.д.). В результате этого в локальных регистрах накапливается информация о найденных дефектах (инструкция по восстановлению), на основе которой осуществляется переконфигурация поврежденных матриц. В случае восстановления энергозависимой памяти, отключение напряжения питания приводит уже переконфигурированные матрицы в начальное состояние. Поэтому инструкции по восстановлению записываются в постоянную память микросхемы (обычно в массив памяти электронного предохранителя -eFuse) и загружаются в устройства памяти при каждом включении

питания микросхемы. Этот процесс известен как самовосстановление памяти (memory self-repair). Кроме того, в современных микросхемах для решения проблемы снижения потребляемой мощности используются особые режимы работы микросхемы (режим энергосбережения, режим сна и т.д.). При переключении в такие режимы отключается питание незадействованных блоков и функций микросхем. В число таких блоков часто попадают блоки памяти, и, следовательно, для них снова возникает необходимость перезагрузки инструкций по восстановлению из массива eFuse. Этот процесс в современных микросхемах является довольно проблематичным поскольку периодическое чтение инструкций по восстановлению из массива eFuse и декодирование приводит к увеличению продолжительности процесса восстановления. В этих условиях, актуальной становится задача разработки новых маршрутов восстановления работоспособности устройств памяти, позволяющих сократить продолжительность процесс восстановления.

Целью настоящей диссертационной работы является исследование и разработка методов проектирования СФ-блоков, обеспечивающих восстановление работоспособности устройств памяти, и создание программной среды, в которой реализуются предлагаемые методы.

Для достижения поставленной цели в диссертационной работе решаются следующие задачи:

Разработка метода проектирования оптимального с точки зрения площади анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти.

Разработка маршрутов восстановления работоспособности систем памяти, ориентированных на сокращение продолжительности процесса восстановления.

Разработка алгоритма генерации HDL (Hardware Description Language)-описаний и программы для автоматизации проектирования СФ-блоков, реализующих восстановление работоспособности памяти.

Апробация предложенных методов на компиляторе, генерирующем HDL-o писания.

Научная новизна разработок, представленных в данной диссертационной работе, заключается в следующем:

S Разработан новый метод проектирования анализаторов, предназначенных для решения задачи восстановления работоспособности устройств памяти. В отличие от существующих,

предлагаемый метод при помощи диаграмм потребления избыточных элементов снижет размерность алгоритма анализа возможности восстановления и позволяет уменьшить площадь схемы.

S Разработаны новые и оптимальные с точки зрения продолжительности маршруты восстановления работоспособности систем памяти. По сравнению с существующими, в предлагаемых маршрутах инструкции по восстановлению загружаются в устройства памяти не из массива eFuse, а из спроектированных специальных структур - контейнеров, что позволяет сократить продолжительность процесса восстановления.

S Разработан и программно реализован алгоритм генерации Verilog-описаний СФ-блоков, обеспечивающих восстановление работоспособности памяти. В отличие от существующих, разработанный инструмент позволяет оценивать и планировать параметры (площадь схемы/время восстановления) схемы до ее создания.

Основные результаты и положения, выносимые на защиту.

1. Метод проектирования анализаторов, предназначенных для решения задачи восстановления работоспособности устройств памяти.

2. Маршруты восстановления работоспособности систем памяти.

3. Программный инструмент, генерирующий Verilog-описание СФ-блоков, реализующих восстановления работоспособности устройств памяти.

Практическая ценность работы. Предложенные метод, алгоритм и маршруты могут быть использованы на этапах проектирования инфраструктурных сложных функциональных блоков, предназначенных для тестирования и восстановления работоспособности устройств памяти, а также в программных обеспечениях, генерирующих HDL-описания.

Реализация и внедрение результатов работы.

Разработана компьютерная программа - BISR COMPILER, которая генерирует Verilog-описание СФ-блоков, реализующих восстановление работоспособности устройств памяти. Разработанные маршруты восстановления работоспособности систем памяти и метод проектирования СФ-блоков, обеспечивающих восстановление работоспособности устройств памяти были внедрены в ОАО "Ангстрем", ЗАО "Синопсис Армения", а также в учебный процесс НИУ «МИЭТ», что подтверждено актами о внедрении.

Апробация работы. Результаты диссертационной работы

предлагались в качестве доклада и обсуждались на следующих конференциях:

1. XVIII Всероссийская научно-техническая конференция молодых ученых и студентов с международным участием «Современные проблемы радиоэлектроники» - Красноярск, 2015.

2.22-я всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика - 2015» - Москва, 2015.

3. XII конференция «Восток - Запад: проектирование и диагностирование цифровых устройств» - Киев, 2014.

4.20-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика - 2013» - Москва, 2013.

5. XVI международная научно-практическая конференция «Фундаментальные и прикладные исследования, разработка и применение высоких технологий в промышленности и экономике» -Санкт-Петербург, 2013.

6. Интернет-конференция «Перспективные инновации в науке, образовании, производстве и транспорте 2013» - Одесса, 2013.

7. Интернет-конференция «Современные проблемы и пути их решения в науке, транспорте, производстве и образовании 2013» -Одесса, 2013.

Публикации. Результаты диссертационной работы отражены в 10 научных работах, в том числе 3-х статьях опубликованных в журналах, входящих в перечень ВАК, а также в тезисах 7 докладов на научно-технических конференциях. Еще одна статья размещена в цифровой библиотеке IEEE Xplore и индексирована в базе данных Scopus.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения и списка используемой литературы. Диссертация изложена на 115 листах основного текста, включая 64 рисунка и список литературы из 100 наименований.

Этапы восстановления работоспособности устройств памяти

Стандартный механизм BIST предназначен для генерации тест-векторов на основе заранее заданного алгоритма тестирования памяти, реализованного в виде некоторой диаграммы состояний. Уплотнение геометрии размещения компонентов внутри микросхем и соответствующее увеличение плотности памяти приводит к появлению новых типов дефектов, механизм возникновения которых плохо предсказуем, и, соответственно, тестирование таких дефектов усложнено. Если такие дефекты не обнаружить на этапе производства микросхем, то этим придется заниматься при анализе неисправных микросхем на этапе возвратов, что может обусловить значительные проблемы с качеством и стоимостью микросхем. Неэффективный ремонт может, однако, привести к еще большим затратам. В настоящее время существуют программируемые средства встроенного самотестирования BIST [55-61], позволяющие загрузить в тестер или прямо на кристалл программный код, реализующий алгоритм тестирования памяти случайными векторами. Кроме того, эти средства позволяют также реализовать любые новые и усовершенствованные алгоритмы тестирования для локализации новых механизмов возникновения дефектов.

В дополнение к эффективному тестированию микросхем в процессе их производства, процедура оптимизации выхода годной памяти должна содержать еще две базовые составляющие: анализ возможности восстановления и восстановление [2].

Анализ возможности восстановления работоспособности состоит из выявления дефектных элементов памяти (строк и/или столбцов), которые должны быть заменены доступными избыточными элементами. Такой анализ, как тестирование, может быть выполнен либо модулем, встроенным в кристалл, либо внешним модулем по отношению к кристаллу. При использовании внешнего модуля вся информация о найденных неисправностях записывается и обрабатывается внешними по отношению к тестируемой микросхеме средствами, что приводит к значительным затратам времени. Это является безусловным недостатком подобного подхода, и по этой причине большинство современных методик ремонта памяти выполняют анализа возможности ремонта на самом кристалле. Этот подход называется встроенным анализом возможности восстановления (Built-in Repair Analysis, BIRA). При таком подходе нет необходимости записывать данные о найденных неисправностях во внешнее устройство, так как данные для анализа поступают в режиме реального времени из BIST-контроллера. По окончанию тестирования памяти механизм BIRA находит адрес избыточного элемента памяти, необходимый для замещения дефектного элемента.

Различают два основных способа восстановления работоспособности памяти: с помощью инструкций, хранящихся в постоянном запоминающем устройстве (ПЗУ) чипа (аппаратное восстановление, или hard repair), и программное восстановление (soft repair).

При таком подходе набор инструкций по восстановлению работоспособности памяти записывается в постоянную память чипа при помощи программируемых плавких предохранителей, или перемычек, либо электронных, либо лазерных. Лазерный предохранитель программируется в результате плавления металлического контакта, тогда как электронный предохранитель (eFuse) имеет собственную флэш-память, программируемую повышением уровня напряжения. Применимость электронных предохранителей eFuse стремительно возрастает, так как их размеры примерно в 2-3 раза меньше (0,02 мм2 вместо 0,05 мм2), а процесс их программирования не требует специального или дополнительного оборудования. По этой причине электронные предохранители зачастую ассоциируются с подходом, называемым самовосстановление работоспособности памяти.

При этом подходе набор инструкций по восстановлению работоспособности памяти вводится в энергозависимую память, обычно в некоторые регистры сканирования, при каждом включении питания микросхемы. Программное восстановление обладает преимуществами перед аппаратным подходом, так как при обнаружении новых дефектов, проявляющихся с течением времени, новые инструкции по восстановлению могут вводиться в реальном времени, что обеспечивает наибольшую надежность микросхемы. Поскольку набор инструкций по восстановлению работоспособности памяти не хранится на самом чипе, они должены храняться на каком-либо внешнем устройстве или генерироваться в реальном времени в момент включения питания. Вариант хранения таких инструкций на внешнем устройстве с точки зрения логистики выглядит хуже, поскольку требует постоянного администрирования в силу множественности и разнообразия микросхем памяти. По этой причине метод программного восстановление памяти ассоциируется, как правило, с применением подхода BIRA, что позволяет генерировать инструкции по восстановлению памяти непосредственно на чипе при включении питания микросхемы.

Алгоритмы анализа возможности восстановления

Существуют различные алгоритмы анализа возможности восстановления, которые используются для различных конфигураций избыточных элементов [68-90]. Более предпочтительными являются алгоритмы, работающие в режиме реального времени (runime), где анализ выполняется параллельно тестированию, и реализация в электронной схеме занимает приемлемую площадь. В этом классе алгоритмов особенно широко распространен алгоритм CRESTA (Comprehensive Realime Exhaustive Search Test and Analysis) [88].

Алгоритмы анализа возможности восстановления можно представить с помощью так называемой диаграммы потребления избыточных элементов [89, 90]. Рассмотрим это на примере m избыточных столбцов и п избыточных строк. Возможные варианты использования (потребления) избыточных элементов можно рассмотреть на рисунке 2.3, где R (Row) означает использование избыточной строки, а С (Column) - колонки.

Диаграмма потребления избыточных элементов памяти Диаграмма представляет собой граф, в котором произвольный маршрут, идущий от вершины m,n до вершины 0,0 является покрытием, которое может решить проблему восстановления. Задачу оптимального восстановления можно описать как нахождение маршрута, который заменит все дефектные элементы. Общее число возможных маршрутов, и, следовательно, решений по восстановлению может быть измерено по формуле (1):

Как видно из этой диаграммы существует 6 возможные маршруты идущие от вершины 2,2 до вершины 0,0. Следовательно, 2 запасные строки и 2 запасные колонки обеспечивают ( 4 -6 возможных решений по восстановлению. Алгоритм CRESTA рассматривает все эти 6 возможных вариантов. Реализация алгоритма CRESTA включает в себя 6 отдельных физически существующих модулей, которые работают независимо друг от друга, и весь алгоритм считает все неисправности восстановленными, если один из 6-й модулей покрывает их. Отметим, что означенные пути называются базовыми алгоритмами, а их реализующие схемы - базовыми модулями. Ниже приведено 6 возможных вариантов покрытия дефектов, где "RRCC" означает следующую последовательность использования избыточных элементов - "избыточная строка 1 - 2 избыточная строка - избыточный столб 1- избыточный столб 2 ".

Работа базового алгоритма основана на принципе работы конечного автомата. На рисунке 2.6 приведена блок-схема работы базового алгоритма RRCC. Остальные базовые модули также работают на основе конечного автомата, используя соответствующую последовательность избыточных элементов. Начало

Из приведенной диаграммы следует, что для покрытия ошибок через классические алгоритмы (например, CRESTA) диаграмма потребления избыточных элементов будет иметь 20 возможных решений. Следовательно, схема анализатора будет включать в себя 20 базовых модулей. Реализация анализатора на основе существующих методов состоит из следующих модулей

В диссертационной работе разработан метод проектирования анализатора, который приводит задачу анализа возможности восстановления работоспособности памяти с избыточными элементами m, п к задаче т-1, п-1 [91, 92]. В результате уменьшается количество базовых модулей и ожидается уменьшение физических размеров схемы. Для решения проблемы оптимизации алгоритм начинает использование избыточных элементов до достижения вершины 2,2. Таким образом, на первом шаге алгоритм рассматривает задачу покрытия двух первых дефектов. Для покрытия первых встречных неисправностей, возможны следующие случаи использования избыточных элементов:

В этом случае для ремонта оставшихся неисправностей остаются 2 избыточные строки и 2 избыточных столбца, следовательно, для устранения оставшихся неисправностей может быть использован алгоритм CRESTA(2,2), который, как было установлено в разделе 2.2, содержит шесть параллельно работающих модулей. После оптимизации диаграмма потребления для 3-х избыточных строк и 3-х столбцов имеет следующий вид (Рисунок 2.10):

Для оценки эффективности представленного метода были разработаны Verilog-описание анализаторов и проведено их моделирование в среде Synopsys. Как уже отмечалось, алгоритм состоит из 4 основных блоков. Реализация состоит из следующих модулей: Top-level module

1. С увеличением количества избыточных элементов памяти осложняется задача анализа возможности восстановления, и увеличивается площадь анализаторов, предназначенных для решения задачи восстановления работоспособности устройств памяти. Таким образом возникает необходимость создания новых методов проектирования анализаторов, обеспечивающих приемлемые параметры схем анализаторов.

2. Предложен метод проектирования анализатора, который в отличие от существующих, с помощью специальных диаграмм потребления снижает размерность задачи анализа возможности восстановления и позволяет сократить площадь схемы до 16%.

3. На основе предложенного метода были разработаны схемы анализаторов для 3-х и 2-х избыточных строк и столбцов. Аналогичные анализаторы были разработаны на основе существующих методов.

4. Для разработанных схем были проведены моделирование и синтез с использованием САПР Synposys. Сравнительный анализа результатов моделирования и синтеза показали эффективность предложеного метода

Маршрут восстановления работоспособности систем памяти с применением принципа контейнера

Для автоматизации проектирования инфраструктур, реализующих ремонт устройств памяти, существуют разные программные средства - RTL компиляторы. STAR Memory System (SMS) является подобным инструментом компании Synopsys [99]. Для оценки эффективности метода, разработанного в главе 2 и программного инструмента BISR COMPILER был проведен ряд экспериментов по генерациий Verilog-опсианий для разных входных параметров, были осуществлены моделирование и синтез. Аналогичные эксперименты были проведены с использованием программы SMS, и было осуществлено параметрическое сравнение. В таблице 4.5 представлены результаты моделирования и синтеза тестовых схем анализатора для 3-х избыточных строк и столбцов (R3C3). В таблице ВС-1 и ВС-2 показывают глубину оптимизации

Как видно из представленных результатов, оптимизация анализатора ремонта обеспечивает сокращение площади схем для устройств памяти с тремя и более избыточными элементами до 16%. Процент оптимизации растет вместе с увеличением количества избыточных элементов. Энергопотребление схем сокращается до 14%. Следует отметить, что в случае 6-й и более избыточных элементов, наблюдается уменьшение рабочей частоты схемы. Графическое представление результатов приведены на рисунках 4.10 - 4.11.

С точки зрения доставки инструкций и длительности ремонта существенной является длина BIRA регистров групп памяти, поэтому были выбраны группы памяти с разными длинами. В таблице 4.8 представлены системы памяти, созданные на основе описанных групп памяти. В поле "Выбранные группы" представлено значение переменной "definersccontaine" (Таблица 4.3). Результаты моделирования и синтеза представлены в таблицах 4.8 - 4.10.

1. Поскольку инфраструктурные СФ-блоки, обеспечивающие восстановление работоспособности памяти, зависят от параметров памяти, существует необходимость создания компьютерной программы, которая позволит автоматически создавать СФ-блок для любых конфигураций систем памяти.

2. Для автоматизации проектирования инфраструктурных СФ-блоков, реализующих ремонт устройств памяти, была разработана программа -BISR COMPILER с использованием методологии СОШ (система обработки шаблонов). Разработанный инструмент дает возможность пользователю в случае предопределенных значений входных параметров генерировать Verilog-описание СФ-блоков, осуществляющих этапы восстановления работоспособности памяти.

3. С использованием программы BISR COMPILER был создан набор тестовых схем для анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти. Для полученных

Verilog-описаний были осуществлены этапы автоматизированной проверки - верификация, моделирование и синтез. Аналогичные схемы были спроектированы с использованием программы STAR Memory System компании Synopsys. Проведен сравнительный анализ результатов моделирования и синтез и показана эффективность представленных разработок. 4. С использованием программного инструмента BISR COMPILER был создан набор тестовых схем для СФ-блока FCU (Fuse Control Unite), предназначенного для решения задачи восстановления работоспособности систем памяти. Для полученных Verilog-описаний были выполнены этапы автоматизированной проверки - верификация, моделирование и синтез. Аналогичные тестовые схемы были спроектированы с помощью STAR Memory System. Проведенный сравнительный анализ результатов моделирования показал эффективность представленных разработок.

Устройства памяти благодаря большой плотности размещения и значительной площади, занимаемой ими на кристалле, являются заметными источниками дефектов изготовления, снижающими процент выхода годных микросхем. Следовательно, для обеспечения приемлемого процента выхода годных микросхем, необходимо создание методов восстановление работоспособности памяти, обеспечивающих высокий процент выхода годной памяти (ВГП).

Для диагностики и восстановления работоспособности устройств памяти более эффективными считаются встроенные подходы. В этом случае операции тестирования и восстановления организовываются непосредственно на кристалле, с помощью специальных блоков, получивших название инфраструктурных СФ-блоков (Infrastructure IP). Однако постоянный рост объемов памяти и возникновение новых типов дефектов приводят к новым проблемам и диктуют необходимость разработки новых методов и маршрутов восстановления работоспособности устройств памяти, соответствующих современным техническим задачам.

В работе рассмотрены вопросы проектирования сложных функциональных блоков, обеспечивающих восстановление работоспособности устройств памяти.

В диссертационной работе получены следующие основные результаты. Предложен метод проектирования встроенных в кристалл анализаторов, предназначенных для решения задачи восстановления работоспособности устройств памяти. В отличие существующих, данной метод снижает размерность задачи анализа возможности восстановления при помощи диаграмм потребления избыточных элементов и позволяет уменьшить площадь анализатора до 16%, в зависимости от параметров памяти. Предложены новые маршруты восстановления работоспособности систем памяти. По сравнению с аналогичными, в предлагаемых маршрутах инструкции по восстановлению загружаются в устройства памяти из спроектированных специальных структур - контейнеров, что позволяет сократить продолжительность процесса восстановления до 60%.

Разработан и программно реализован алгоритм генерации Verilog-описаний инфраструктурных СФ-блоков, выполняющих восстановление работоспособности памяти.

Для оценки эффективности представленных разработок с помощью разработанной программы BISR COMPILER были созданы тестовые Verilog-описания сложных функциональных блоков, реализующих этапы восстановления работоспособности памяти. Аналогичные схемы были спроектированы с использованием программного комплекса STAR Memory System компании Synopsys. Для верифицированных Verilog-описаний было проведено моделирование и синтез с помощью САПР Synopsys. Проведеный сравнительный анализ результатов моделирования и синтеза показал эффективность предложенных разработок.

Определение параметров анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти

В этом случае для ремонта оставшихся неисправностей остаются 2 избыточные строки и 2 избыточных столбца, следовательно, для устранения оставшихся неисправностей может быть использован алгоритм CRESTA(2,2), который, как было установлено в разделе 2.2, содержит шесть параллельно работающих модулей. После оптимизации диаграмма потребления для 3-х избыточных строк и 3-х столбцов имеет следующий вид (Рисунок 2.10):

Для оценки эффективности представленного метода были разработаны Verilog-описание анализаторов и проведено их моделирование в среде Synopsys. Как уже отмечалось, алгоритм состоит из 4 основных блоков. Реализация состоит из следующих модулей: Top-level module

Для ремонта первых встречных двух неисправностей, применяется замена строки, содержащей поврежденную клетку, после чего неиспользованных строк остается - 1, а столбцов - 3. Далее параллельно работают следующие базовые модули:

Для ремонта первых встречных поврежденных двух клеток последовательно применяют замену строки, потом замену столбца, после чего неиспользованных строк остается - 2 и столбцов - 2. В следующей части работает алгоритм CRESTA. На этом этапе осуществляется параллельная работа следующих алгоритмов:

Для ремонта первых встречных поврежденных двух клеток последовательно используется замена столбца, содержащих ошибку, и замена строки, после чего количество неиспользованных строк остается - 2 и столбцов -2. В следующей части работает CRESTA(2,2), и осуществляется параллельная работа следующих алгоритмов:

Для ремонта первых встречных поврежденных двух клеток, применяется замена столбца, содержащего поврежденную клетку, после чего количество неиспользованных строк остается - 3, а столбцов - 1. В следующем разделе рассматриваются все возможные случаи параллельно работающих алгоритмов.

В ходе реализации алгоритма блоки column-row и row-column объединены на том основании, что оба во второй части работы используют CRESTA(2,2). Правильное объединение основано на предположении того, что память тестируется в порядке возрастания или убывания адресов клеток и поврежденные клетки передаются на схему анализатора последовательно в том же порядке (в этом случае рассмотрен порядок возрастания адресов). На рисунке 2.11 приведена схема анализатора для 3-х избыточных строк и 3-х столбцов до оптимизации.

Принцип работы базового модуля основан на принципе работы конечного автомата. Каждому действию соответствует определенное автоматическое положение. На основе результата этого действия (например, С (покрытие столбцом)) состояние или изменяется, или остаться прежним. Если при новой ошибке не остается избыточного элемент (строка/столбец) и поврежденная клетка не покрывается уже использованными строками/столбцами, то алгоритм присваивает выходу (fail) 0, в противном случае - 1. Все основные алгоритмы на входе получают номера тех строк/столбцов, которые покрыты основным алгоритмом на уровень выше, чтобы во время работы одинаковая строка или одинаковый столбец не были покрыты несколько раз различными избыточными строками/столбцами.

Основные модули постоянно проверяют информацию, полученную из базовых модулей, и, если у кого-то получилось покрыть все неисправности, то основной алгоритм в свою очередь переводит на следующий уровень соответствующую информацию о покрытии. Основные модули используют сигналы fail базовых модулей для образования сигнал fail основного модуля.

Анализ результатов моделирования и синтеза В диссертационной работе было проведено моделирование и синтез для анализаторов ЫгагЗсЗ и Ыга_г2с2 программными средствами компании Synposys. Синтез был произведен с помощью программы Design Compiler. Для синтеза использовались верифицированные Verilog-описания анализаторов и технологическая библиотека с проектными нормами 28 нм (Рисунок 2.13).

Маршрут восстановления работоспособности систем памяти Для выявления максимального количества дефектов и последующего их ремонта микросхемы последовательно подвергают различным испытаниям (перегрев, переключения напряжения питания и т.д.). Таким образом, делается попытка выявления и ремонта как можно большего количества вероятных ошибок. Во время восстановление работоспособности устройств памяти, с целью учета ошибок, обнаруженных на каждом из этапов, необходимо сохранять информацию об ошибках, выявленных на предыдущих этапах в ПЗУ (массив электронного предохранителя eFuse) чипа. После объединения всех ошибок, совокупная информация о дефектах переписывается обратно в устройства памяти для переконфигурации матрицы памяти по мере необходимости. Подобную возможность восстановления предоставляет так называемый метод кумулятивного саморемонта.